低壓電器電弧運動過程三維成像理論及運動機理研究在國內(nèi)外取得了一定的進展，但作為一種新型電弧研究方法，特別是對電弧運動可視化方面的研究尚處于起步階段，其技術(shù)涉及到電器學(xué)、數(shù)值計算、圖像處理、計算機科學(xué)等眾多學(xué)科領(lǐng)域，加之電弧復(fù)雜的非線性特性及其瞬時特性，導(dǎo)致測量研究的困難，在電弧機理、性能分析和模型設(shè)計等方面都還不夠成熟、完善。所以，在電弧模型理論研究、電器電磁機構(gòu)的三維有限元分析、電器的計算機輔助設(shè)計、電弧動態(tài)特性研究等方面，存在大量的工作要做。對這些問題的深入研究，可以更好地認識電器觸頭在整個運動過程中極其復(fù)雜的電、熱、磁、機械等一系列現(xiàn)象。 為了從不同角度觀察分析電弧在滅弧室中的動態(tài)運動過程，本文在研究開關(guān)電器電弧圖像增強及運動過程三維可視化的基礎(chǔ)上，分析電弧形成機理、電弧特性和運動形態(tài)的基本理論，進一步考慮其模型特性和電弧等離子體磁壓縮效應(yīng)，建立其運動數(shù)學(xué)模型。電弧圖像需要的處理主要有：圖像數(shù)字化、圖像平滑、圖像分割、圖像邊緣檢測、圖像增強。本文提出一種基于小波變換的圖像增強和直方圖的圖像增強算法，在保留電弧弧柱強特征的同時，突出顯示電器動觸頭圖像特征使增強后的電弧圖像適合人類的視覺特征，為電弧動態(tài)過程分析和電弧可視化模型的構(gòu)建提供有效的分析基礎(chǔ)，并取得良好的電弧圖像增強效果。本文構(gòu)造了基于比色測溫原理的電弧輻射拾取、圖像采集、同步控制、數(shù)據(jù)處理等硬件裝置，對試驗采集裝置進行了標(biāo)定；將醫(yī)學(xué)上成功應(yīng)用的計算機層析成像理論，應(yīng)用于對電弧進行三維溫度場重建的研究，構(gòu)造可單面陣CCD采集三組六路投影輻射強度的實驗裝置，通過對觸頭邊緣檢測的手段精確定位于不同光路中電弧的位置，對輻射拾取光路進行校準(zhǔn)，編制了系統(tǒng)軟件，實現(xiàn)電弧三維溫度場的重建。研究數(shù)學(xué)模擬計算方法，提出了適合低壓電器電弧數(shù)學(xué)模型計算的方法。用計算機求解獲得以前依靠實驗才能獲得的開斷波形及運動過程，將理論分析、試驗研究和計算機仿真有機結(jié)合起來，使產(chǎn)品設(shè)計更加科學(xué)和準(zhǔn)確，可以大大減少設(shè)計周期，減少試驗的盲目性和費用，有利于提高電器產(chǎn)品的技術(shù)性能，對于新產(chǎn)品開發(fā)，優(yōu)化滅弧室設(shè)計及模擬實驗，具有十分重要的意義。
上傳時間： 2013-04-24
上傳用戶：cngeek
在功率電路中，電壓的檢測相對于電流的檢測要簡單和容易得多。電壓的檢測可以很方便地進行而不會對電路性能產(chǎn)生明顯影響；而對電流的檢測卻要復(fù)雜得多，電流的檢測必須引入測量電流的檢測器，檢測器的引入將影響電路的性能。根據(jù)具體的電路，選擇合適的電流檢測方案，并進行正確的電路設(shè)計，是功率電路設(shè)計成敗的關(guān)鍵之一。 在開關(guān)電源設(shè)計中，電流檢測技術(shù)起著至關(guān)重要的作用，是開關(guān)電源設(shè)計成功與否的關(guān)鍵因素。本文首先詳細分析和比較了目前開關(guān)電源中常用的電阻檢測、磁檢測、MOSFET檢測等幾種電流檢測方法。并根據(jù)各自的特點，將各種技術(shù)加以區(qū)別，為各種開關(guān)電源選擇合適的檢測技術(shù)指明了方向。在此基礎(chǔ)上，本文提出了兩種適用于電流型控制開關(guān)電源的新型電流檢測電路。該電路結(jié)合了場效應(yīng)晶體管導(dǎo)通電阻特性和電流鏡像原理，能即時、快速地檢測流過功率開關(guān)管的電流，以有效地進行開關(guān)控制和過流保護。論文最后還介紹了一種無檢測電路的控制，并提出了一種分析無電流傳感器控制斜坡補償?shù)姆治龇椒ǎ瑥睦碚撋献C實了電流型控制斜坡補償?shù)囊饬x。
標(biāo)簽： 開關(guān)電源 電流檢測 技術(shù)研究
上傳時間： 2013-06-07
上傳用戶：jjq719719
有機發(fā)光顯示器件(OrganicLight-EmittingDiodes，OLEDs)作為下一代顯示器倍受關(guān)注，它具有輕、薄、高亮度、快速響應(yīng)、高清晰度、低電壓、高效率和低成本等優(yōu)點，完全可以媲美CRT、LCD、LED等顯示器件。作為全固化顯示器件，OLED的最大優(yōu)越性是能夠與塑料晶體管技術(shù)相結(jié)合實現(xiàn)柔性顯示，應(yīng)用前景非常誘人。OLED如此眾多的優(yōu)點和廣闊的商業(yè)前景，吸引了全球眾多研究機構(gòu)和企業(yè)參與其研發(fā)和產(chǎn)業(yè)化。然而，OLED也存在一些問題，特別是在發(fā)光機理、穩(wěn)定性和壽命等方面還需要進一步的研究。要達到這些目標(biāo)，除了器件的材料，結(jié)構(gòu)設(shè)計外，封裝也十分重要。 本論文的主要工作是利用現(xiàn)有的材料，從綠光OLED器件制作工藝、發(fā)光機理，結(jié)構(gòu)和封裝入手，首先，探討了作為陽極的ITO玻璃表面處理工藝和ITO玻璃的光刻工藝。ITO表面的清潔程度嚴重影響著光刻質(zhì)量和器件的最終性能；ITO表面經(jīng)過氧等離子處理后其表面功函數(shù)增大，明顯提高了器件的發(fā)光亮度和發(fā)光效率。 其次，針對光刻、曝光工藝技術(shù)進行了一系列相關(guān)實驗，在光刻工藝中，光刻膠的厚度是影響光刻質(zhì)量的一個重要因素，其厚度在1.2μm左右時，光刻效果理想。研究了OLED器件陰極隔離柱成像過程中的曝光工藝，摸索出了最佳工藝參數(shù)。 然后采用以C545T作為綠光摻雜材料制作器件結(jié)構(gòu)為ITO/CuPc(20nm)/NPB(100nm)/Alq3(80nm)：C545T(2.1％摻雜比例)/Alq3(70nm)/LiF(0.5nm)/Al(1,00nm)的綠光OLED器件。最后基于以上器件采用了兩種封裝工藝，實驗一中，在封裝玻璃的四周涂上UV膠，放入手套箱，在氮氣保護氣氛下用紫外冷光源照射1min進行一次封裝，然后取出OLED片，在ITO玻璃和封裝玻璃接口處涂上UV膠，真空下用紫外冷光源照射1min，固化進行二次封裝。實驗二中，在各功能層蒸鍍完成后，又在陰極的外面蒸鍍了一層薄膜封裝層，然后再按實驗一的方法進行封裝。薄膜封裝層的材料分別為硒(Se)、碲(Te)、銻(Sb)。分別對兩種封裝工藝器件的電流-電壓特性、亮度-電壓特性、發(fā)光光譜及壽命等特性進行了測試與討論。通過對比，研究發(fā)現(xiàn)增加薄膜封裝層器件的壽命比未加薄膜封裝層器件壽命都有所延長，其中，Se薄膜封裝層的增加將器件的壽命延長了1.4倍，Te薄膜封裝層的增加將器件的壽命延長了兩倍多，Sb薄膜封裝層的增加將器件的壽命延長了1.3倍，研究還發(fā)現(xiàn)薄膜封裝層基本不影響器件的電流-電壓特性、色坐標(biāo)等光電性能。最后，分別對三種薄膜封裝層材料硒(Se)、碲(Te)、銻(Sb)進行了研究。
上傳時間： 2013-07-11
上傳用戶：liuwei6419
固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。 本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗?zāi)K六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設(shè)計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對與快速增長的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計算復(fù)雜度為代價的，H．264標(biāo)準(zhǔn)的計算復(fù)雜度約為H．263的3倍，所以在實際應(yīng)用中必須對其算法進行優(yōu)化以減低其計算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標(biāo)準(zhǔn)的理論知識、關(guān)鍵技術(shù)分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經(jīng)典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結(jié)構(gòu)的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結(jié)構(gòu)進行了功能子模塊劃分；然后對每個子模塊進行設(shè)計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
調(diào)整視頻圖像的分辨率需要視頻縮放技術(shù)。如果圖像縮放技術(shù)的處理速度達到實時性要求就可以應(yīng)用于視頻縮放。 傳統(tǒng)圖像縮放技術(shù)利用插值核函數(shù)對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎(chǔ)一采樣定理，并對理想重建函數(shù)Sinc函數(shù)進行了討論。本文介紹了常用的線性圖像插值技術(shù)及像素填充、自適應(yīng)插值和小波域圖像縮放等技術(shù)。然后，本文討論了分級線性插值算法的思想，設(shè)計并實現(xiàn)了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。 本文在分析現(xiàn)有視頻縮放算法基礎(chǔ)之上，提出了分級線性插值算法，并應(yīng)用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價，用查找表代替乘法計算，降低了算法復(fù)雜度。本文設(shè)計并實現(xiàn)了分級雙三次插值算法，詳細說明了板上系統(tǒng)的模塊結(jié)構(gòu)。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較，比較結(jié)果顯示分級插值算法與原算法誤差較小，在放大比例較小時可以取代原算法。結(jié)果證明分級雙三次線性插值算法的FPGA實現(xiàn)能夠滿足額定幀頻，可以進行實時視頻縮放。
上傳時間： 2013-04-24
上傳用戶：亞亞娟娟123
MPEG-2是MPEG組織在1994年為了高級工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴大，其實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩(wěn)定性問題。本設(shè)計脫離高清晰工業(yè)相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標(biāo)準(zhǔn)VGA信號，可直接連接VGA顯示器、投影儀等設(shè)備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設(shè)計圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線)，最高幀率25fps，整個結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲，加快了運算速率，減小了電路規(guī)模，滿足圖像實時處理的要求，使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠程監(jiān)控等領(lǐng)域。 論文研究的重點是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現(xiàn)了基于FPGA的實時線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進行實時重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統(tǒng)進行了調(diào)試。經(jīng)實驗驗證，系統(tǒng)達到了實時性，能正確和可靠的工作。整個設(shè)計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統(tǒng)資源很少，用較少的時間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。
標(biāo)簽： FPGA 實時圖像采集 與處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：zhengjian
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個LED視頻顯示系統(tǒng)的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動器的特點，提出了一種可行的方案并進行了設(shè)計。系統(tǒng)主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數(shù)據(jù)進行處理，最后輸出數(shù)據(jù)給驅(qū)動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設(shè)計。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個小模塊，各小模塊中通過少量的信號進行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計更加簡單，容易驗證。本文分析了驅(qū)動電路所需要的數(shù)據(jù)的特點，全彩色灰度級的實現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統(tǒng)進行了聯(lián)合調(diào)試。改進了時序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發(fā)。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
