為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-10-12
上傳用戶：as275944189
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)?、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計(jì)原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開(kāi)始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計(jì)與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計(jì)（第3章），詳細(xì)地介紹了數(shù)字通信基帶信號(hào)的編譯碼、復(fù)接與分接、同步信號(hào)提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機(jī)序列與誤碼檢測(cè)等的原理、建模與vhdl編程設(shè)計(jì)方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語(yǔ)言實(shí)現(xiàn)對(duì)數(shù)字通信單元及系統(tǒng)的建模與設(shè)計(jì)。 全書內(nèi)容新穎，循序漸進(jìn)，概念清晰，針對(duì)性和應(yīng)用性強(qiáng)，既可作為高等院校通信與信息專業(yè)的高年級(jí)本科生教材或研究生的參考書，也可供科研人員及工程技術(shù)人員參考。
標(biāo)簽： CPLD FPGA 數(shù)字通信 系統(tǒng)建模
上傳時(shí)間： 2014-01-03
上傳用戶：tiantian
Simulink電子通信仿真與應(yīng)用 教材
上傳時(shí)間： 2014-01-14
上傳用戶：takako_yang
plc的無(wú)線通信技術(shù)
標(biāo)簽： MODBUS PLC 匯川 無(wú)線通信
上傳時(shí)間： 2013-10-10
上傳用戶：skfreeman
組態(tài)軟件與西門子PLC的無(wú)線PPI通信方案
標(biāo)簽： PLC PPI 組態(tài)軟件 無(wú)線
上傳時(shí)間： 2015-01-02
上傳用戶：520
觸摸屏與PLC的無(wú)線通信方案
上傳時(shí)間： 2013-10-08
上傳用戶：stewart·
TI針對(duì)工業(yè)通信的工業(yè)自動(dòng)化解決方案
標(biāo)簽： 工業(yè)通信 工業(yè)自動(dòng)化 方案
上傳時(shí)間： 2013-10-18
上傳用戶：JIEWENYU
S7-200通信問(wèn)題解決
上傳時(shí)間： 2013-10-15
上傳用戶：taozhengxin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="mkggm"></tfoot>