現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計(jì)平臺，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個隨機(jī)讀/寫的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對I2C串行總線進(jìn)行了介紹，重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號本身的低幀頻也會導(dǎo)致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺，經(jīng)過設(shè)計(jì)輸入、仿真、測試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡單到復(fù)雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運(yùn)動補(bǔ)償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動補(bǔ)償?shù)慕鉀Q方案在對靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對欲生成的變頻后的場間插值幀進(jìn)行運(yùn)動估計(jì)，根據(jù)運(yùn)動矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動估計(jì)方式，通過對三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
單片機(jī)與DSP之間通信問題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對于5V工作電壓的DSP系 統(tǒng),筆者對諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問題,面對工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開發(fā) 的直流無刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。
上傳時(shí)間： 2013-07-18
上傳用戶：abc123456.
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡要分析了其軟硬件結(jié)構(gòu)和功能；接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對大容量故障數(shù)據(jù)的存儲問題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時(shí)間： 2013-07-17
上傳用戶：asddsd
要：應(yīng)用VC++中的MSComm控件實(shí)現(xiàn)了在工業(yè)控制領(lǐng)域中常用的PC機(jī)與單片機(jī)的異步串行通訊。使用M~omm控件編程簡單，能夠滿足串行通訊的要求，對于工業(yè)監(jiān)控系統(tǒng)和數(shù)據(jù)采集系統(tǒng)都是非常有用的參考。
標(biāo)簽： VC PC機(jī)與單片機(jī) 串行通訊
上傳時(shí)間： 2013-08-05
上傳用戶：chuckbassboy
單片機(jī)溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強(qiáng)大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計(jì)了一個基于89C2051 單片機(jī)的溫度采集器
上傳時(shí)間： 2013-07-04
上傳用戶：xyipie
自動檢測80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應(yīng)用中自動檢測波特率的方法。按照經(jīng)驗(yàn)，程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設(shè)定難于記憶的開關(guān)，還可以
上傳時(shí)間： 2013-04-24
上傳用戶：dyctj
本文采用基于運(yùn)動補(bǔ)償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個關(guān)鍵模塊運(yùn)動估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對于運(yùn)動補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動補(bǔ)償計(jì)算分為四個狀態(tài),并通過對四個狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個具有雙體存儲結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動估計(jì)模塊和運(yùn)動補(bǔ)償模塊的計(jì)算特點(diǎn),分別對緩存器的結(jié)構(gòu)、讀寫時(shí)序和列序號控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對于這三個去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時(shí)間： 2013-06-11
上傳用戶：han_zh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
