汽車電機經常在低溫(零下40℃)下工作。在低溫下，電機會產生兩個在常溫下所沒有的現象，即起動阻力矩過大和空載運行時尖嘯。起動阻力矩過大會導致電機起動困難；而低溫尖嘯會導致過大的噪聲和軸承的快速磨損。本論文對這兩個現象進行了研究。研究方法是將電機理論與轉子動力學和潤滑理論相結合，以轉子和它的磁場所構成的機電耦合系統為研究對象，以轉子/軸承支撐系統為研究重點，全面分析了低溫對這個系統的影響。研究結果表明：這兩個現象產生的本質是相同的，都是機電耦合系統在低溫下發生變化的結果。首先是低溫下電磁場發生變化，導致轉子所受的電磁力增加，使低溫下的齒槽定位轉矩變大，在電機不轉動時就表現為恒定阻力矩增大，在電機轉動時就表現為轉子振動的加劇。其次是轉子/軸承支撐系統在低溫下發生了變化，低溫下潤滑油粘度變大以及轉子/軸承之間的配合情況惡化，使得軸承
標簽： 汽車電機
上傳時間： 2013-04-24
上傳用戶：shuiyuehen1987
比例-積分-微分（PID）是過程控制中最常用的一種控制算法。算法簡單而且容易理解，應用十分廣泛。但由于應用領域的不同，功能上差別很大，系統的控制要求及關心的控制對象也不相同。數字PID控制比連續PID控制更為優越，因為計算機程序的靈活性，很容易克服連續PID控制中存在的問題，經修正而得到更完善的數字PID算法。本文以三相全控整流橋阻性負載為實際電路，控制主電路電壓，旨在提出一種智能數字PID控制系統的設計思路，并給出了詳細的硬件設計及初步軟件設計思路。 PID控制系統采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元，內部的10位ADC作為信號采集模塊，采用了矩陣鍵盤和640*480的液晶作為人機接口；串口作為通信模塊實現了上位機的監控。采用芯片內部自帶的PWM模塊，輸出16M Hz PWM信號并經過一階低通濾波器得到0～5V的控制信號用于觸發主電路控制器，實現PID整定。 軟件方面，分析和研究了uC/OSⅡ的內核源碼，實現了其在32位微處理器上的移植，作為管理各個子程序執行的系統軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數字PID算法，采用規一化算法進行參數選取。上位機部分采用了C＃語言進行編寫。另外，采用了RTC（Real Time Clock）作為系統時鐘，可以實現系統的定時運行、定時模式切換等。在上位機上也可以方便的控制程序的執行，實現遠程監控。 在論文的最后詳細的介紹了智能PID控制系統在三相全控橋主電路中的具體應用。總結了調試中遇到的問題，對今后工作中需要進一步改善和探索的地方進行了展望。
上傳時間： 2013-08-01
上傳用戶：lvzhr
cadence軟件下自作的焊盤文件，常用的器件的封裝，包括了0805 0603 1206 1608 vga 排阻，插針等器件
標簽： pad
上傳時間： 2013-06-12
上傳用戶：唐僧他不信佛
車輛姿態是車輛控制所需的重要參數，其測量方法、測量精度與測量系統的性能和成本密切相關。隨著微處理器技術與新型傳感器技術的發展，利用加速度計、磁阻傳感器和ARM微處理器構成基于地球磁場和重力場的捷聯式姿態測量系統，已成為許多載體姿態測量的首選。同時姿態測量系統住地理勘探、石油甲臺鉆井和機器人控制方血也有著廣泛的應用。 本文研究設計了一款基于ARM處理器的姿態測量系統，在保證體積、成本和實時性的前提下，完成載體姿態角的準確測量。采用Honeywell公刊的3軸磁阻傳感器HMC1021/1022和ADI公司的2軸加速度計ADXL202以及S3C44BOX ARM7微處理器構建捷聯式姿態測量系統。磁阻傳感器和加速度計分別感應地球磁場和重力場信號，微處理器對檢測到的信號進行處理和誤差補償后，解算出的姿念角，最后由LCD顯示或者通過串行通訊接口輸出到上位機，實現姿態角的實時準確測量。 本文詳細介紹了基于地球磁場和重力場信號進行姿態測量的原理，推導了方向角、俯仰角和橫滾角求解的數學模型。完成了姿態測量系統硬件電路的設計與調試，實現了包括：uC/OS-Ⅱ操作系統的移植、加速度數據采集、地球磁場數據采集和姿態角解算等系統軟件的設計，最后對系統測量結果給出了誤差分析，添加了數字濾波、橢圓效應校正等算法來補償誤差，從而有效提高了系統測量精度。
上傳時間： 2013-07-20
上傳用戶：jkhjkh1982
飛機飛行的高度、馬赫數和升降速度等參數是飛機的自動控制、導航、火控、空中管制、和告警等系統必不可少的信息。隨著飛機性能的不斷增強，飛機上各系統對飛行參數測試的要求也越來越高，舊有的測試系統已逐漸不能適應現代高速飛機飛行參數的測試需求，本文針對項目委托方提出的技術要求，經過對飛行參數測試技術及其發展趨勢的研究分析，最終確定采用嵌入式技術，設計一款基于32位微處理器ARM的集數據采集、處理、顯示為一體的測試飛機飛行高度、馬赫數和升降速度的系統。 基于課題的研究內容，本文在分析研究飛機飛行參數測試原理的基礎上，圍繞著設計目標，從整體方案的選擇、系統各部分元件的選取及測試系統的軟硬件設計等方面闡述了主要開展的設計研究工作。重點對系統硬件電路設計、軟件設計和氣壓傳感器的溫度補償方法進行了深入論述。 應當指出，本文介紹的大氣數據參數測試專用機，選用小型化高采樣速率的硅壓阻式氣壓傳感器、高性能的32位ARM微處理器、高精度A/D轉換器、專用接口芯片等優化組合，集成度高，體積小，重量輕。實驗結果表明了所設計的系統方案合理有效，具有較好的實時性和可靠性，基本上滿足了系統的設計需要。
上傳時間： 2013-06-23
上傳用戶：kr770906
MC14433中文資料。MC14433是美國Motorola公司推出的單片3 1/2位A/D轉換器，其中集成了雙積分式A/D轉換器所有的CMOS模擬電路和數字電路。具有外接元件少，輸入阻抗高，功耗低，電源電壓范圍寬，精度高等特點，并且具有自動校零和自動極性轉換功能，只要外接少量的阻容件即可構成一個完整的A/D轉換器。。。。。。
上傳時間： 2013-04-24
上傳用戶：wdq1111
隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
CAM350是一個PCB電子產品設計軟件。能夠對包括制造、信號層、鉆孔、阻焊等等分析檢查，為設計人員提高工作效率、節省開發費用和制造出更精良的產品起到了決定性的作用
上傳時間： 2013-04-24
上傳用戶：維子哥哥
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
