LED顯示屏單元板芯片介紹 IC的管腳功能 IC芯片分別:74HC245、74HC595、74HC138、74HC04、4953。各IC管腳功能如下: A: 74HC245功能是放大及緩沖。各引腳如圖 20 和1接電源(+5V) 19腳和10腳接電源地(GND)
上傳時(shí)間: 2013-05-17
上傳用戶:小楊高1
目前嵌入式系統(tǒng)中的GUI 的開發(fā)已經(jīng)成為研究的熱點(diǎn),本文以Intel 公司Xscale PXA255 為內(nèi)核的XSBase255嵌入式平臺(tái),以ARM-Linux 為操作系統(tǒng),接著介紹對(duì)GUI 嵌入式系
標(biāo)簽: ARM-Linux GUI 嵌入式系統(tǒng) 開發(fā)研究
上傳時(shí)間: 2013-07-18
上傳用戶:aa17807091
本文在深入研究MIL-STD-1553B總線傳輸協(xié)議以及國外協(xié)議芯片設(shè)計(jì)方法的基礎(chǔ)上,結(jié)合目前較流行的EDA技術(shù),基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協(xié)議設(shè)計(jì)實(shí)現(xiàn),并自行設(shè)計(jì)實(shí)驗(yàn)板將所做的設(shè)計(jì)進(jìn)行了驗(yàn)證。論文從專用芯片實(shí)現(xiàn)的具體功能出發(fā),結(jié)合自頂向下的設(shè)計(jì)思想,給出基于FPGA的總線接口協(xié)議設(shè)計(jì)的總體方案,并根據(jù)功能的需求完成了模塊化設(shè)計(jì)。文章重點(diǎn)介紹基于FPGA的總線控制器(BC)、遠(yuǎn)程終端(RT)、總線監(jiān)視器(MT)三種類型終端設(shè)計(jì),詳細(xì)給出其設(shè)計(jì)邏輯框圖、引腳說明及關(guān)鍵模塊的仿真結(jié)果,最終通過工作方式選擇信號(hào)以及其它控制信號(hào)將三種終端結(jié)合起來以達(dá)到通用接口的功能。本設(shè)計(jì)使用硬件描述語言(VHDL)進(jìn)行描述,在此基礎(chǔ)上使用Xilinx專用開發(fā)工具對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線等,最終下載到FPGA芯片XC2V2000中進(jìn)行實(shí)現(xiàn)。 文章最后通過自行搭建的硬件平臺(tái)對(duì)所做的設(shè)計(jì)進(jìn)行詳細(xì)的測(cè)試驗(yàn)證,選擇ADSP21161作為主處理器,對(duì)。FPGA芯片進(jìn)行初始化配置以及數(shù)據(jù)的輸入輸出控制,同時(shí)利用示波器觀測(cè)FPGA的輸出,完成系統(tǒng)的硬件測(cè)試。測(cè)試結(jié)果表明本文的設(shè)計(jì)方案是合理、可行的。
標(biāo)簽: 1553B 總線接口 技術(shù)研究
上傳時(shí)間: 2013-08-03
上傳用戶:kennyplds
介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法,開發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明,該監(jiān)控系
上傳時(shí)間: 2013-06-28
上傳用戶:branblackson
數(shù)字語音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號(hào)壓縮編碼是數(shù)字語音信號(hào)處理的一個(gè)方面,它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中,美國聯(lián)邦標(biāo)準(zhǔn)混合激勵(lì)線性預(yù)測(cè)(MELP—Mixed Excited Linear Prediction)算法在2.4kb/s的碼率下取得了較好的語音質(zhì)量,具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺(tái)在數(shù)字信號(hào)處理和通信領(lǐng)域具有著獨(dú)特的優(yōu)勢(shì)。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。 本論文闡述了一種基于FPGA的混合激勵(lì)線性預(yù)測(cè)聲碼器的研究與設(shè)計(jì)。首先介紹了語音編碼研究的發(fā)展?fàn)顩r以及低速率語音編碼研究的意義,接著在對(duì)MELP算法進(jìn)行深入分析的基礎(chǔ)上,提出了利用DSP Builder在Matlab中建模的思路及實(shí)現(xiàn)過程,最后本文把重點(diǎn)放在MELP聲碼器的編解碼器設(shè)計(jì)上,利用DSP Builder、QuartusⅡ分別設(shè)計(jì)了其中的濾波器、分幀加窗處理、線性預(yù)測(cè)分析等關(guān)鍵模塊。 在Simulink環(huán)境下運(yùn)用SignalCompiler對(duì)編解碼系統(tǒng)進(jìn)行功能仿真,為了便于仿真,系統(tǒng)中沒有設(shè)計(jì)的模塊在Simulink中用數(shù)學(xué)模型代替,仿真結(jié)果表明,合成語音信號(hào)與原始信號(hào)很好的擬合,系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時(shí)間: 2013-06-02
上傳用戶:lili1990
對(duì)新型電動(dòng)自行車的關(guān)鍵動(dòng)力部件———直流無刷電機(jī)作了深入的剖析與設(shè)計(jì)。本文所介紹的電動(dòng)自行車中使用的直流無刷電機(jī),系參考英國Patscentre 國際實(shí)驗(yàn)室協(xié)作設(shè)計(jì)產(chǎn)品,采用全電子操縱系統(tǒng),電動(dòng)自行車
標(biāo)簽: 電動(dòng)自行車 控制 直流無刷電動(dòng)機(jī)
上傳時(shí)間: 2013-04-24
上傳用戶:hakim
本書結(jié)合目前低壓電器的運(yùn)行、操作、維護(hù)及檢修中存在的問題,系統(tǒng)地 介紹了低壓電器的基礎(chǔ)知識(shí)、電氣接觸、低壓隔離電器、熔斷器、低壓接觸器、 熱繼電器、低壓斷路器、電容器、漏電保護(hù)器、低壓成套開關(guān)設(shè)備及低壓配電系 統(tǒng)等內(nèi)容,以問答的形式深入淺出地闡述了低壓電器的運(yùn)行、維護(hù)、檢修中經(jīng)常 涉及的電工理論知識(shí)和實(shí)際操作技能。
標(biāo)簽: 低壓電器 實(shí)用技術(shù) 問答
上傳時(shí)間: 2013-08-04
上傳用戶:siguazgb
隨著集成電路的設(shè)計(jì)規(guī)模越來越大,F(xiàn)PGA為了滿足這種設(shè)計(jì)需求,其規(guī)模也越做越大,傳統(tǒng)平面結(jié)構(gòu)的FPGA無法滿足實(shí)際設(shè)計(jì)需求。首先是硬件設(shè)計(jì)上的很難控制,其次就是計(jì)算機(jī)軟件面臨很大挑戰(zhàn),所有復(fù)雜問題全部集中到布局布線(P&R)這一步,而實(shí)際軟件處理過程中,P&R所占的時(shí)間比例是相當(dāng)大的。為了緩解這種軟件和硬件的設(shè)計(jì)壓力,多層次化結(jié)構(gòu)的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個(gè)邏輯單元(相對(duì)于傳統(tǒng)的單一邏輯單元),并且內(nèi)部的邏輯單元之間共享連線資源,這種結(jié)構(gòu)有利于減少芯片面積和提高布通率。與此同時(shí),F(xiàn)PGA的EDA設(shè)計(jì)流程也多了一步,那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟,該步驟既可以認(rèn)為是工藝映射的后處理,也可認(rèn)為是布局和布線模塊的預(yù)處理,這一步不僅需要考慮打包,還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁,該步驟對(duì)FPGA的性能影響是相當(dāng)大的。 本文通過研究和分析影響芯片步通率的各種因素,提出新的FPGA裝箱算法,可以同時(shí)減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù),從而達(dá)到減少布線所需的通道數(shù)。該算法和以前的算法相比較,無論從面積,還是通道數(shù)方面都有一定的改進(jìn)。算法的時(shí)間復(fù)雜度仍然是線性的。與此同時(shí)本文還對(duì)FPGA的可配置邏輯單元內(nèi)部連線資源做了分析,如何設(shè)計(jì)可配置邏輯單元內(nèi)部的連線資源來達(dá)到即減少面積又保證芯片的步通率,同時(shí)還可以提高運(yùn)行速度。 另外,本文還提出將電路分解成為多塊,分別下載到各個(gè)芯片的解決方案。以解決FPGA由于容量限制,而無法實(shí)現(xiàn)某些特定電路原型驗(yàn)證。該算法綜合考慮影響多塊芯片性能的各個(gè)因數(shù),采用較好的目標(biāo)函數(shù)來達(dá)到較優(yōu)結(jié)果。
上傳時(shí)間: 2013-04-24
上傳用戶:zhaoq123
PROFIBUS現(xiàn)場(chǎng)總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國內(nèi)對(duì)于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國外大公司的成套設(shè)備為主,用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟,而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對(duì)這一現(xiàn)狀,本論文采用FPGA做控制器,提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案,使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對(duì)PROFIBUS現(xiàn)場(chǎng)總線技術(shù)進(jìn)行概述,主要從現(xiàn)場(chǎng)總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對(duì)PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中,本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā),結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想,給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述,在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化,最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中,詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn),包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站,使用COMPROFIBUS組態(tài)軟件,組建系統(tǒng)進(jìn)行通訊測(cè)試,得到良好結(jié)果。
標(biāo)簽: PROFIBUSDP FPGA 接口
上傳時(shí)間: 2013-05-25
上傳用戶:xwd2010
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù),設(shè)計(jì)了一種便攜式的振動(dòng)頻譜分析儀,用于旋轉(zhuǎn)機(jī)械的故障監(jiān)測(cè)和診斷。以SOPC技術(shù)為手段,將信號(hào)采集和信號(hào)處理電路通過可編程片上系統(tǒng)來實(shí)現(xiàn),其特點(diǎn)是將對(duì)ADC的控制、數(shù)字信號(hào)的濾波、快速傅立葉變換的設(shè)計(jì),通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機(jī)械、汽車車輛中都存在諸如發(fā)動(dòng)機(jī)類的旋轉(zhuǎn)機(jī)械,這類設(shè)備的異常振動(dòng)往往會(huì)影響正常工作,嚴(yán)重時(shí)還會(huì)出現(xiàn)各種重大事故,該分析儀可以實(shí)時(shí)地或定期地對(duì)發(fā)動(dòng)機(jī)、齒輪箱等旋轉(zhuǎn)機(jī)械進(jìn)行振動(dòng)頻譜分析和監(jiān)測(cè),運(yùn)用于民用機(jī)械能產(chǎn)生非常好的經(jīng)濟(jì)效益。 該論文從四個(gè)方面進(jìn)行了研究工作。其一,利用FPGA對(duì)ADC芯片的工作進(jìn)行控制,使其在規(guī)定的時(shí)間內(nèi)與DSP模塊進(jìn)行數(shù)據(jù)交換,并對(duì)ADC各引腳時(shí)序進(jìn)行控制,使兩者協(xié)調(diào)同步工作,編制了相應(yīng)的VHDL語言程序。其二,采用SOPC Builder設(shè)計(jì)開發(fā),實(shí)現(xiàn)了基于NIOS Ⅱ的32位CPU軟核,創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對(duì)頂層設(shè)計(jì)產(chǎn)生的VHDL的RTL代碼和仿真文件進(jìn)行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強(qiáng)大功能進(jìn)行DSP模塊設(shè)計(jì),開發(fā)出了FIR和FFT等功能模塊,并且添加到SOPC系統(tǒng)中,使其可以由NIOS Ⅱ很容易的調(diào)用。其四,在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng),提高了整個(gè)系統(tǒng)的穩(wěn)定性,并且降低了開發(fā)難度,提高了系統(tǒng)升級(jí)的能力。由于整個(gè)設(shè)計(jì)是基于FPGA開發(fā)的,所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點(diǎn),包括并行的DSP處理、在系統(tǒng)可編程、升級(jí)簡(jiǎn)單等特點(diǎn),極易使設(shè)計(jì)產(chǎn)品化。
標(biāo)簽: FPGA 便攜式 振動(dòng)頻譜 分析儀
上傳時(shí)間: 2013-04-24
上傳用戶:amandacool
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1