提出通過對分塊圖像的DCT 系數進行動態范圍壓縮來改進傳統的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數與JPEG 標準量化表重新設計了DCT 系數碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
基于FPGA技術的網絡入侵檢測是未來的發展方向，而網絡包頭的分類是入侵檢測系統的關鍵。 文章首先介紹了FPGA技術的基本原理以及其在信息安全方面的應用，接著介紹入侵檢測系統以及FPGA技術在入侵檢測系統中的應用。 分析了幾種比較出名的網絡包分類算法，包括軟件分類方法、TCAM分類算法、BV算法、Tree Bitmap算法以及端口范圍分類算法。 在此基礎上，文章設計了一個基于FPGA技術的入侵檢測系統包分類的基本框架圖，實現框架圖中的各個基本功能模塊。在實現過程中，提出了一類結合三態內容可尋址內存(TCAM)和普通存儲器(RAM)的網絡包包頭分類方案。我們將檢測規則編號并位圖化，使用RAM存儲與包頭結構相關的規則位圖，通過TCAM上的數據匹配操作，快速關聯待分析的網絡數據包與入侵檢測規則。文章還討論了網包頭分類方法的優化算法，將優化算法與未優化算法在速度和空間上進行比較。此外，還討論了對Snort的規則庫進行整理和規則化的問題。 最后，對所設計的包頭分類匹配模塊在Quartus II進行仿真評估，將實驗結果與已有的一些分類算法進行了比較。結果說明，本設計在匹配速度和更新速度上有優勢，但消耗了較多的存儲空間．
上傳時間： 2013-07-17
上傳用戶：gonuiln
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
基于Linux操作系統具有良好的開放性和較強的可移植性，在當前嵌入式操作系統中被廣泛采用；同時USB也具有極佳的通用性，是當前最為流行的通用外設接口。本文詳細的介紹編寫嵌入式USB驅動程序的結
上傳時間： 2013-04-24
上傳用戶：gut1234567
QFN SMT工藝設計指導.pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對比較新的IC封裝形式，但由于其獨特的優勢，其應用得到了快速的增長。QFN是一種無引腳封裝，它有利于降低引腳間的自感應系數，在高頻領域的應用優勢明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個大面積裸露焊端用來導熱，圍繞大焊端的外圍四周有實現電氣連接的I/O焊端，I/O焊端有兩種類型：一種只裸露出元件底部的一面，其它部分被封裝在元件內；另一種焊端有裸露在元件側面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導熱性能和電性能。這些特點使QFN在某些對體積、重量、熱性能、電性能要求高的電子產品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設計指南上都未包含相關內容，本文可以幫助指導用戶進行QFN的焊盤設計和生產工藝設計。但需要說明的是本文只是提供一些基本知識供參考，用戶需要在實際生產中不斷積累經驗，優化焊盤設計和生產工藝設計方案，以取得令人滿意的焊接效果
上傳時間： 2013-04-24
上傳用戶：吳之波123
隨著印制電路板功能的日益增強，結構日趨復雜，系統中各個功能單元之間的連線間距越來越細密，基于探針的電路系統測試方法已經很難滿足現在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內部的每個引腳上，相當于設置了施加激勵和觀測響應的內建虛擬探頭，通過該技術可以大大的提高數字系統的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設計方法。 完整的邊界掃描測試系統主要由測試控制部分和目標器件構成，其中測試控制部分由測試圖形、數據的生成與分析及邊界掃描控制器兩部分構成。而邊界掃描控制器是整個系統的核心，它主要實現JTAG協議的自動轉換，產生符合IEEE標準的邊界掃描測試總線信號，而邊界掃描測試系統工作性能主要取決與邊界掃描控制器的工作效率。因此，設計一個能夠快速、準確的完成JTAG協議轉換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術的基本原理入手，分析邊界掃描測試的物理基礎、邊界掃描的測試指令及與可測性設計相關的標準，提出了邊界掃描控制器的總體設計方案。其次，采用模塊化設計思想、VHDL語言描述來完成要實現的邊界掃描控制器的硬件設計。然后，利用自頂向下的驗證方法，在對控制器內功能模塊進行基于Testbench驗證的基礎上，利用嵌入式系統的設計思想，將所設計的邊界掃描控制器集成到SOPC中，構成了基于SOPC的邊界掃描測試系統。并且對SOPC系統進行軟硬件協同仿真，實現對邊界掃描控制器的功能驗證后將其應用到實際的測試電路當中。最后，在基于SignalTapⅡ硬件調試的基礎上，軟硬件結合對整個系統可行性進行了測試。從測試結果看，達到了預期的設計目標，該邊界掃描控制器的設計方案是正確可行的。 本文設計的邊界掃描控制器具有自主知識產權，可以與其他處理器結合構成完整的邊界掃描測試系統，并且為SOPC系統提供了一個很有實用價值的組件，具有很明顯的現實意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
自上個世紀九十年代以來，我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的物理學中的逆問題，開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年當時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學蘇武潯教授等則把Mobius變換的方法應用于幾種常用波形(包括周期矩形脈沖，奇偶對稱方波和三角波等)的傅立葉級數的逆變換運算，得到正、余弦函數及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數族相正交的函數族，以用于各展開系數的計算與信息的解調；而后把它們應用到通信系統中，提出了一種新的通信系統，即新型Chen-Mobius通信系統。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統的FPGA硬件設計實現和基于Chen-Mobius變換的語音加密雙工通信系統的實現。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統進行仿真分析，對該系統在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統的主體模塊(函數及積分器的產生等)轉化成HDL硬件語言，后在QuartusⅡ軟件平臺上，結合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構架完整的Chen-Mobius通信系統，并對此系統設計綜合、引腳分配、仿真驗證、時序分析等；最后，在Altera公司的Stratix 芯片上，實現硬件的編程和下載，從而完成了Chen-Mobius多路通信系統的FPGA硬件實現。 另外，利用Chen-Mobius單路通信系統的調制、解調系統分別對語音信號進行加密與解密，在兩塊DE2的FPGA開發板上成功實現了基于Chen-Mobius變換的語音加密雙工通信。完成本設計意義重大，它為今后Chen-Mobius通信系統應用于通信領域的各個方面，邁開堅實的一步。
標簽： ChenMobius FPGA 通信系統 硬件實現
上傳時間： 2013-07-24
上傳用戶：xaijhqx
Cadence OrCAD 10.5, 讓PCB的設計進入更細節階段。與PSpice結合可應用于在Allegro平臺上。此套組系為一完整涵蓋前端至后端、使用微軟視窗平臺的流程，可以供印刷電路板(PCB) 設計師透過工具整合與程式自動化改善生產力
上傳時間： 2013-06-07
上傳用戶：225588
基于單片機的實驗，對了解單片機的引腳，邏輯功能非常有價值；對電子設計大賽，課程設計都非常有幫助；實實在在的例子比純理論有趣的多
上傳時間： 2013-04-24
上傳用戶：ISRING001
