MP3音樂是目前最為流行的音樂格式,因其音質(zhì)、復(fù)雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實(shí)時性、面積等約束條件下,研究MP3解碼電路的設(shè)計(jì)方法,實(shí)現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下: (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進(jìn)行設(shè)計(jì),可以省去存儲中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設(shè)計(jì)技術(shù),設(shè)置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術(shù),合理規(guī)劃各計(jì)算子模塊的工作時序,將數(shù)據(jù)計(jì)算的時間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計(jì)算量,加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統(tǒng)頻率可達(dá)69.6MHz,充分滿足了MP3解碼過程的實(shí)時性要求。實(shí)驗(yàn)結(jié)果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質(zhì)良好。
上傳時間: 2013-07-01
上傳用戶:xymbian
同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù),是保障通信初始和進(jìn)行的必要過程,對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史,同步技術(shù)自始至終都是人們研究的熱點(diǎn)。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一,已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程,是實(shí)現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路,現(xiàn)場可編程門陣列(FPGA)既解決了全定制電路不能修改的不足,又解決了原有可編程器件容量有限的問題。FPGA以其強(qiáng)大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢,逐漸成為ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險最小的器件之一。 @@ 因此,研究WCDMA同步算法及其在FPGA中的實(shí)現(xiàn)與驗(yàn)證是具有理論和現(xiàn)實(shí)意義的。本文首先介紹了WCDMA物理層基礎(chǔ),接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理,介紹了前兩步同步的改進(jìn)型算法和證明,并和傳統(tǒng)相關(guān)算法在資源和實(shí)現(xiàn)復(fù)雜度方面進(jìn)行了比較,給出了下行同步的浮點(diǎn)仿真結(jié)果和分析。之后,深入討論了下行同步的FPGA (V4-SX-35)實(shí)現(xiàn)方案、運(yùn)算流程和模塊間的接口設(shè)計(jì)。最后,介紹了下行同步的FPGA驗(yàn)證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實(shí)現(xiàn)方案,給出了理論分析和仿真、實(shí)驗(yàn)結(jié)果。并在低復(fù)雜度和資源開銷條件下,完成了FPGA的硬件設(shè)計(jì)和片上測試,達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞:WCDMA;同步;小區(qū)搜索;FPGA
上傳時間: 2013-04-24
上傳用戶:wsm555
隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長,人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下,顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有很高的靈活性,可以根據(jù)不同的液晶類型、尺寸、使用場合,特別是不同的工業(yè)產(chǎn)品,做一些特殊的設(shè)計(jì),以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 本文設(shè)計(jì)了一個采用FPGA設(shè)計(jì)的液晶顯示控制器,主要解決以下內(nèi)容:采用Cyclone芯片設(shè)計(jì)的液晶控制器;采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計(jì),重點(diǎn)介紹了如何通過特殊設(shè)計(jì)控制器與CPU協(xié)調(diào)的工作,驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生,STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實(shí)現(xiàn),顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法,使用FPGA設(shè)計(jì)的用于本系統(tǒng)的特殊SDRAM控制器,以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理,還有很重要的一點(diǎn)是各個模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的,具有廣泛的通用性。 關(guān)鍵詞:液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法
上傳時間: 2013-04-24
上傳用戶:ryanxue
為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求,拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域,本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后,提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合;DSP通過EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā),且在FPGA中使用調(diào)用IP核來實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動的影響。其次,詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時操作系統(tǒng)提供的多任務(wù)機(jī)制,將采集處理按照功能劃分四個相對獨(dú)立的任務(wù),這些任務(wù)在DSP/BIOS的調(diào)度下,按照用戶指定的優(yōu)先級運(yùn)行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上,本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開發(fā)流程;其次針對導(dǎo)航計(jì)算機(jī)系統(tǒng)各個功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊;最后,對導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作,并對各個模塊進(jìn)行了詳細(xì)的功能測試與驗(yàn)證,完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺的捷聯(lián)式慣性導(dǎo)航實(shí)時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時性、穩(wěn)定性要求,適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽: FPGA DSP 導(dǎo)航計(jì)算機(jī)
上傳時間: 2013-04-24
上傳用戶:lishuoshi1996
隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大,數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年,數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟,數(shù)字電視地面廣播(DTTB)傳輸標(biāo)準(zhǔn)也于2006年8月30號正式出臺。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的,具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真,具有巨大的實(shí)用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦(SRRC)濾波器(滾降系數(shù)為0.05)的結(jié)構(gòu)設(shè)計(jì),介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中,以CSD數(shù)優(yōu)化濾波器系數(shù),并運(yùn)用簡化加法器圖(Reduced Adder Graph,RAG)算法進(jìn)行改進(jìn),最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn),并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后,本文針對OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同,以達(dá)到較好的同步性能,采用了3780個正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過程中,分析比較了多種算法的計(jì)算復(fù)雜性,設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后,通過定點(diǎn)仿真比較各模塊輸出的動態(tài)范圍和概率分布,設(shè)計(jì)出定點(diǎn)字長的優(yōu)化方案,并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系,進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字:數(shù)字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復(fù)用調(diào)制(OFDM);快速傅立葉變換(FFT); 3780
上傳時間: 2013-04-24
上傳用戶:mdrd3080
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來,以其亮度高、視角廣、壽命長、性價比高的特點(diǎn),在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵,是整個LED視頻顯示系統(tǒng)的核心。本文研究的是對全彩色同步LED屏的控制,控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動器的特點(diǎn),提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個部分:視頻信號的獲取,視頻信號的處理。 經(jīng)過分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數(shù)字信息,這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后,對數(shù)據(jù)進(jìn)行處理,最后輸出數(shù)據(jù)給驅(qū)動電路。在信號處理模塊中,采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程(ISP)等特點(diǎn),所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性,在FPGA內(nèi)部劃分了各個小模塊,各小模塊中通過少量的信號進(jìn)行聯(lián)系,這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng),使得設(shè)計(jì)更加簡單,容易驗(yàn)證。本文分析了驅(qū)動電路所需要的數(shù)據(jù)的特點(diǎn),全彩色灰度級的實(shí)現(xiàn)方式,決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時序、優(yōu)化了布局布線,使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上,課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號處理模塊,在Quartus II和modelsim平臺下,用Verilog HDL語言開發(fā)。
上傳時間: 2013-05-19
上傳用戶:玉簫飛燕
低密度校驗(yàn)碼(LDPC)是一種能逼近Shannon容量限的漸進(jìn)好碼,其長碼性能甚至超過了Turbo碼。低密度校驗(yàn)碼以其迭代譯碼復(fù)雜度低,沒有錯誤平層,碼率和碼長可靈活改變的優(yōu)點(diǎn)成為Turbo碼強(qiáng)有力的競爭對手。目前,LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域,因此LDPC碼編譯碼器的硬件實(shí)現(xiàn)已成為糾錯編碼領(lǐng)域的研究熱點(diǎn)之一。 本文在分析LDPC碼的基本編碼結(jié)構(gòu)基礎(chǔ)上,首先研究了LDPC碼的隨機(jī)構(gòu)造方法,并給出了有效的PEG算法實(shí)現(xiàn)方法,重點(diǎn)分析了用環(huán)消除(cycle elimination)算法實(shí)現(xiàn)的準(zhǔn)循環(huán)LDPC碼的構(gòu)造。然后對LDPC碼的幾種不同譯碼算法進(jìn)行分析比較,討論了一種適合硬件實(shí)現(xiàn)的譯碼算法-TDMP算法,并對易于硬件實(shí)現(xiàn)的TDMP算法進(jìn)行了性能仿真,仿真結(jié)果表明TDMP算法作為硬件實(shí)現(xiàn)的譯碼算法具有優(yōu)異的性能優(yōu)勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設(shè)計(jì)了一個基于TDMP算法的(4096,2048)非規(guī)則LDPC碼譯碼器,內(nèi)部用了4個單校驗(yàn)碼譯碼器并行譯1幀數(shù)據(jù),3幀同時譯碼,作者詳細(xì)介紹了該譯碼器芯片的設(shè)計(jì)過程和內(nèi)部結(jié)構(gòu)和工作流程。
上傳時間: 2013-05-23
上傳用戶:fujun35303
對于H.264視頻編碼系統(tǒng),雖然單純用軟件也可以實(shí)現(xiàn)整個編碼過程,但是由于整個編碼系統(tǒng)的算法復(fù)雜度很高,里面又有大量的數(shù)學(xué)運(yùn)算,使得軟件的計(jì)算能力差、速度慢,容易造成總線擁擠,所以單純地依靠軟件無法實(shí)現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間,提高編碼系統(tǒng)的工作效率,有必要將軟件中耗費(fèi)時間和資源較多的模塊用硬件來實(shí)現(xiàn)。本文正是基于上述的想法,通過使用FPGA豐富的內(nèi)部資源來實(shí)現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù),然后由FPGA讀取并進(jìn)行預(yù)測、變換和編碼,最后將編碼生成的碼流通過USB接口發(fā)送到PC端進(jìn)行解碼和顯示。
上傳時間: 2013-06-30
上傳用戶:hehuaiyu
Scaler是平板顯示器件(FPD,F(xiàn)lat Panel Display)中的重要組成部分,它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號,并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上,采用自上而下(Top-down)的設(shè)計(jì)方法,給出了scaler的設(shè)計(jì)及FPGA驗(yàn)證。該scaler支持不同分辨率圖像的縮放,且縮放模式可調(diào),也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分,它是scaler中的主要運(yùn)算單元,完成圖像縮放的基本功能,它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計(jì)決定著縮放性能的優(yōu)劣,也是控制芯片成本的關(guān)鍵。因此,本文從縮放內(nèi)核的結(jié)構(gòu)入手,對scaler的總體結(jié)構(gòu)進(jìn)行了設(shè)計(jì);通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法,并對其計(jì)算進(jìn)行分析和簡化,降低了計(jì)算的復(fù)雜度。FPGA設(shè)計(jì)中,采用列縮放與行縮放分開處理的結(jié)構(gòu),使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于:行列縮放可以同時進(jìn)行,數(shù)據(jù)處理的可靠性高、速度快:內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適,便于設(shè)計(jì)。此外,本文還介紹了其他輔助模塊的設(shè)計(jì),包括DVI接口信號處理模塊、縮放參數(shù)計(jì)算與控制模塊以及輸出信號檢測與時序?yàn)V波模塊。 本設(shè)計(jì)使用Verilog HDL對各模塊進(jìn)行了RTL級描述,并使用Quartus II7.2進(jìn)行了邏輯仿真,最后使用Altera公司的FPGA芯片來進(jìn)行驗(yàn)證。通過邏輯驗(yàn)證和系統(tǒng)仿真,證明該scaler的設(shè)計(jì)達(dá)到了預(yù)期的目標(biāo)。對于不同分辨率的圖像,均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時間: 2013-05-30
上傳用戶:xiaowei314
在幾乎所有現(xiàn)代通訊和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域中,安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展,對安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制,且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟,但由于它的計(jì)算復(fù)雜性大,所以在具體實(shí)現(xiàn)上還需要進(jìn)一步研究。實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng),對于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價值,相信超橢圓曲線密碼系統(tǒng)將會有更好的應(yīng)用前景。 對于密碼系統(tǒng),我們希望它占用的空間更少,實(shí)現(xiàn)的時間更短,安全性更高。論文研究超橢圓曲線密碼中的加密算法,對主要算法進(jìn)行實(shí)現(xiàn)比較并提出軟硬協(xié)調(diào)思想實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語言進(jìn)行了實(shí)現(xiàn),并對它們的結(jié)果進(jìn)行對比,重點(diǎn)在于對并行度不同的串并混合算法進(jìn)行實(shí)現(xiàn)比較,找到面積和速度的最佳結(jié)合點(diǎn)。通過對算法的實(shí)現(xiàn)和比較,發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實(shí)際中協(xié)調(diào)性并不是很好,最終得出結(jié)論,在所做實(shí)驗(yàn)的四種情況中,面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語言進(jìn)行實(shí)現(xiàn)比較,找到單獨(dú)實(shí)現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法),為軟硬協(xié)調(diào)實(shí)現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實(shí)現(xiàn)超橢圓曲線系統(tǒng)的思想,并對整個系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析,將標(biāo)量乘算法,除子算法和多項(xiàng)式環(huán)算法劃分到軟件部分,并對其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹,將有限域算法歸于硬件部分并對其進(jìn)行了簡單描述。在最后對全文進(jìn)行總結(jié),提出進(jìn)一步需要開展的工作。
上傳時間: 2013-04-24
上傳用戶:zl123!@#
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1