中文字幕在线视频久,久久精品中文,天堂中文在线播放

生命周期

基于ARM與FPGA的機械手自動控制系統的研究

機械手是自動裝配生產線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現抓取、搬運和裝配等工作。在減輕人的勞動強度、提高裝配質量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統，開展了機械手控制系統的研發(fā)工作，實現了機械手的自動控制。嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優(yōu)點，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數據，時間可縮短至幾十納秒。通過ARM處理器和FPGA技術的有機結合，發(fā)揮各自的優(yōu)勢，使系統具有程序設計靈活、以太網通信、大容量存儲、高速數據輸山、低成本等特點，滿足高速機械手自動控制的要求。本文分析了ARM和FPGA系統，以及機械手控制系統的功能要求；設計硬件模塊、接口電路；闡述了系統軟件的設計過程，包括啟動代碼U—BOOT、操作系統μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實現機械手邏輯控制。

標簽： FPGA ARM 機械手自動控制系統

上傳時間： 2013-04-24

上傳用戶：luyanping
使用FPGA模擬實現8051單片機及其外設的功能

隨著電子技術的發(fā)展,當前數字系統的設計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展.FPGA以其功能強大,開發(fā)過程投資少、周期短,可反復修改,保密性能好,開發(fā)工具智能化等特點成為當今硬件設計的首選方式之一.由于Intel公司的MCS-51系列單片機被公認為8位機的工業(yè)標準,因此,使用FPGA模擬實現8051單片機及其外設的功能便成為大規(guī)模復雜數字系統設計中的重要課題.該文首先介紹了FPGA及Xilinx公司關于硬件設計開發(fā)的工具ISE系統,繼而用VHDL語言編寫了8051單片機功能實現的源代碼,然后為其設計了與部分外設連接的接口模塊,包括8255并行接口、SCI串行接口和KBC鍵盤接口模塊.并將它們封裝到一塊FPGA之中,最終實現了8051單片機的大部分功能.

標簽： FPGA 8051 模擬單片機

上傳時間： 2013-07-28

上傳用戶：erkuizhang
無線信道仿真和均衡器的FPGA設計與實現

本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩(wěn)定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.

標簽： FPGA 無線信道仿真均衡器

上傳時間： 2013-05-28

上傳用戶：huyiming139
現場可編程邏輯門陣列（FPGA）技術的應用研究

現場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風險低和現場可靈活配置等優(yōu)點,可以在更短的時間實現更復雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學術界日益關注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統下載于同一芯片中,實現片上系統,從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術發(fā)展與應用已達到相當高的程度;而在國內,FPGA技術發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結,提高了系統運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統的設計和實現,綜合上述應用,介紹了FPGA實驗系統的軟件開發(fā)環(huán)境,實現了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術在通用接口控制器設計中的應用.

標簽： FPGA 現場可編程應用研究邏輯門

上傳時間： 2013-04-24

上傳用戶：龍飛艇
基于FPGA的8位增強型CPU設計與驗證

隨著信息技術的發(fā)展，系統級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現，對SoC設計作了初步研究。在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數據通路的設計規(guī)劃。利用有限狀態(tài)機及微程序的思想完成了控制通路的各個層次模塊的設計規(guī)劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機器周期對應一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現有單片機進行升級和擴展。本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標上均優(yōu)于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。

標簽： FPGA CPU 8位增強型

上傳時間： 2013-04-24

上傳用戶：jlyaccounts
基于ARM的嵌入式智能儀表研究

傳感器是測控系統的重要組成部分，但有些傳感器，如增量式或絕對式旋轉編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴展。為此，本課題以設計一種通用性強，功能擴展方便的測量儀表為目的，將計算機技術與嵌入式微處理器技術用于測量儀表當中，設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎上，提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上，對嵌入式系統進行了一定的擴展，編寫了LCD驅動程序，調用了串口通信，A/D轉換等模塊的API函數，建立了多任務環(huán)境，使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建，降低了軟件設計的復雜度，提高了系統的實時性和靈活性，縮短了開發(fā)周期。經過實驗驗證，該儀表能夠準確測定頻率信號、模擬信號及數字信號。

標簽： ARM 嵌入式智能儀表

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
基于ARM和Linux的監(jiān)控系統研究與開發(fā)

自上世紀90年代Linux首次應用于嵌入式系統，至今已過了近10年。10年間，隨著芯片技術、總線技術以及計算機技術的發(fā)展，嵌入式處理器也從8位單片機時代發(fā)展到了如今高低端處理器百花齊放的時代。32位、16位處理器的價格不再是那么高不可攀。在這種背景下，本課題擬研究一種適用于小規(guī)模現場的，低成本的，具有RS-232C和CAN總線通訊方式且可在線進行軟件更新的監(jiān)控系統。現今，很多監(jiān)控系統都以裝有微軟操作系統的IPC作為監(jiān)督平臺，以單片機、PLC、DSP等作為DDC控制器，通過串口等方式通訊。其開發(fā)周期短，但成本總體較高，通訊方式單一。本課題首先對幾種嵌入式處理器和嵌入式操作系統進行比較，確定了以ARM核的處理器和Linux作為本監(jiān)督平臺的處理器和操作系統；其次研究了Linux在ARM上的移植以及運行過程，包括引導加載程序vivi、Linux2.6內核、根文件系統、各種外設(包括觸摸屏與以太網等)驅動程序的移植，以及基于Qt/E的串口通訊的圖形用戶界面的開發(fā)；最后對CAN總線以及RS-232C通訊方式在ARM7核的處理器及單片機上的應用進行研究。基于以上研究開發(fā)的監(jiān)控系統的監(jiān)督平臺以S3C2410處理器為核心，以Linux2.6內核為操作系統，以觸摸屏為主要人機界面，具有RS-232C和以太網通訊方式，其成本較低，體積較小，功能較為靈活；其DDC控制器由基于STC5410AD和ARM7核的LPC2119的兩塊控制板以及一塊RS-232C與CAN總線轉換板組成，其控制功能更加強大，通訊方式也更加多樣化；另外，監(jiān)督平臺與DDC控制器均可在線更新程序，降低了系統維護難度。經過實踐調試，本監(jiān)控系統的軟硬件均工作正常，實現了預期目標。本監(jiān)控系統可應用于電力、化工、機電等多個領域的現場，具有較強的通用性。

標簽： Linux ARM 監(jiān)控系統研究

上傳時間： 2013-07-08

上傳用戶：zhch602
嵌入式調試系統的研究與實現

近年來，隨著計算機、微電子、通信及網絡技術、信息技術的發(fā)展、數字化產品的普及，嵌入式系統滲透到了各個領域，已經成為計算機領域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產業(yè)中占據了重要地位。一個好的調試工具對軟件產品質量和開發(fā)周期的促進作用是不言而喻的，使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發(fā)環(huán)境配合JTAG調試器進行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調試方式。國內在JTAG調試器開發(fā)領域中相對落后，普遍采用的是國外的工具產品。因此開發(fā)功能強大的嵌入式調試系統具有重要的實際意義。當前嵌入式系統中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統。GDB是一個源碼開放的功能強大的調試器，可以調試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數的商業(yè)調試內核，因此使用GDB不僅能夠保證強大的調試功能，同時可以降低調試系統的開發(fā)成本。為此本課題在對邊界掃描協議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協議RSP做了深入研究的基礎上，實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協議轉換器的開發(fā)設計中，使調試器硬件資源可復用、易于升級，并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統。

標簽： 嵌入式調試系統

上傳時間： 2013-08-04

上傳用戶：huangld
WCDMA數字直放站數字上下變頻

隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優(yōu)點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區(qū)或弱區(qū)問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規(guī)范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。

標簽： WCDMA 數字下變頻直放站

上傳時間： 2013-04-24

上傳用戶：趙安qw
基于DSP和FPGA的數字化開關電源

文章開篇提出了開發(fā)背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發(fā)展的今天，這種傳統的模擬開關電源已經很難跟上時代的發(fā)展步伐。隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數字化方向發(fā)展。由于數字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現代數字化控制和數字信號處理新技術，數字化開關電源有著廣闊的發(fā)展空間。在數字化領域的今天，最后一個沒有數字化的堡壘就是電源領域。近年來，數字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。本論文研究的主要內容是在傳統開關電源模擬調節(jié)器的基礎上，提出了一種新的數字化調節(jié)器方案，即基于DSP和FPGA的數字化PID調節(jié)器。論文對系統方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。本文首先分析了國內外開關電源發(fā)展的現狀，以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案，并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節(jié)，通過數字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統的模擬PID調節(jié)器，使電路更簡單，精度更高，通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節(jié)后--分立元器件構成，采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節(jié)器和電壓調節(jié)器的反相輸入端，用來實現閉環(huán)控制。同時用來保證系統的穩(wěn)定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關量檢測、環(huán)境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環(huán)控制系統，要求采樣速率相當高。本系統采用FPGA來控制ADC，這樣就避免了高速采樣占用系統資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節(jié)，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環(huán)控制的目的。最后，對數字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業(yè)中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統穩(wěn)定性和響應能力造成負面影響。數字電源則剛好相反，同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數字化開關電源有著廣闊的發(fā)展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源，系統還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統的精度。本系統涉及電子、通信和測控等技術領域，將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。

標簽： FPGA DSP 數字化開關電源

上傳時間： 2013-06-21

上傳用戶：498732662

<button id="ksscw"></button>