該文針對復雜信號實時處理的困難,提出了采用FPGA來實現信號處理的方法,并根據系統需要設計了一個嵌入式實驗平臺.根據FPGA實現信號處理的關鍵點:設計合理的FPGA結構,體現算法的并行性和流水性,論文著重分析了用FPGA實現陣列結構處理的具體方法和實現過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.
上傳時間： 2013-04-24
上傳用戶：1427796291
現場可編程門陣列FPGA具有性能好、規模大、可重復編程、開發投資小等優點，在現代電子產品中應用得越來越廣泛。隨著微電子技術的高速發展，成本的不斷下降，FPGA正逐漸成為各種電子產品不可或缺的重要部件。 FPGA軟件復雜的設置和不同的算法、FPGA硬件多樣的結構和豐富的功能、各個廠商互不兼容的軟硬件等差異，都不僅使如何挑選合適的軟硬件用于產品設計成為FPGA用戶棘手的問題，而且使構造一個精確合理的FPGA軟硬件性能的測試方法變得十分復雜。 基準測試是用一個基準設計集按照統一的測試規范評估和量化目標系統的軟件或硬件性能，是目前計算機領域應用最廣泛、最主要的性能測試技術。 通過分析影響FPGA軟硬件性能基準測試的諸多因素，比如基準設計的挑選、基準設計的優化，FPGA軟件的設置和約等，本文基于設計和硬件分類、優化策略分類的基準測試規范，提出了一組詳盡的度量指標。 基準測試的規范如下，首先根據測試目的配置測試環境、挑選基準設計和硬件分類，針對不同的FPGA軟硬件優化基準設計，然后按照速度優先最少優化、速度優先最大優化、資源和功耗優先最少優化、資源和功耗優先最大優化四種優化策略分別編譯基準設計，并收集延時、成本、功耗和編譯時間這四種性能數據，最后使用速度優先最少優化下的性能集、速度優先最少優化性能集、資源和功耗優先最少優化下的性能集、資源和功耗優先最大優化下的性能集、速度優先最少和最大優化之間性能集的差、速度優先最少優化下性能集的比較等十個度量指標量化性能，生成測試報告。 最后，本基準測試規范被應用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領域帶處理器應用方面的性能。
上傳時間： 2013-04-24
上傳用戶：zhangyi99104144
加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發展.隨著計算機技術的飛速發展,原有的數據加密標準(DES)已不能滿足人們的保密要求.在未來的20年內,高級數據加密標準(AES)將替代DES成為新的數據加密標準.在不對原有應用系統作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數.該課題系統地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現Advanced Simple Profile級別.該文采用了一種基于大規模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發系統設計,分為兩個部分.第一部分介紹了目前國內外實現MPEG-4視頻處理系統的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發系統的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發系統各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網接口模塊、USB接口模塊等.同時也介紹了I
上傳時間： 2013-06-15
上傳用戶：it男一枚
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
義隆單片機應用算法例子,有加減X除，歡迎交流
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
微電子技術的發展，特別是可編程邏輯器件的產生加速了電子設計技術的發展，現代電子設計技術的核心日趨轉向基于計算機的電子設計自動化技術，即EDA技術。EDA技術采用的自頂向下設計流程代替了原有的自下而上設計流程，縮短了集成電路的開發周期，節省了開發費用，促進了集成電路的發展。布局布線是計算機設計自動化的一個重要環節，也是計算機輔助設計的一個重要課題，其性能的好壞直接影響到電子設計自動化技術的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學術上成熟的VPR布局布線工具所采用的算法進行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進；根據FPGA布線算法的需要對雙向啟發式搜索算法進行了相應的理論分析及改進；基于VPR實現了網線遞增排序方法，并與網線遞減排序進行了比較；在原有的時序驅動布線啟發式函數中引入了面積約束條件以節約FPGA布線的面積。 通過對測試數據的分析比較，發現：引入雙向啟發式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
在信道編碼的發展進程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現在編碼界引起了廣泛的關注，并成為編碼研究領域最新的發展方向之一。但Turbo碼也有其缺點，由于交織器的存在，致使譯碼復雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現象。在Turbo碼的基礎上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優點，又因為Turbo乘積碼的構造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應用到各種通信場合，大有取代傳統的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎知識；又據Turbo乘積碼目前的應用狀況，回顧了Turbo碼的發展歷史；其次，根據Turbo乘積碼的構造原理，探討了構造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現了該迭代譯碼算法，得到的結果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現系統的設計方案。據實際工作中碰到的非標準信號，給出了整體模塊設計圖，及相應模塊的功能和模塊問連接的各種參數。并實現了模態下的同步搜索和去除相位模糊功能。最后根據研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時間： 2013-07-02
上傳用戶：ndyyliu
雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。 在雙基地SAR系統及成像算法的研究方面，推導了雙基地SAR的系統分辨特性及雷達方程，分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現上，在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點，對算法的部分運算進行了簡化。 為了對算法實現進行驗證，設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
本文的目的就是研究如何應用FPGA這種大規模的可編程邏輯器件實現CCD（Charge Coupled Device，電荷耦合器件）數字圖像的實時采集及預處理。基于對實時圖像處理系統的研究與設計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結構和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關點目標與CCD像元一一對應的圖像采集及其硬件和軟件設計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數學模型及復雜背景下點目標檢測的預處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數字信號處理器常常因為在復雜性、運算速度等方面的限制，難以實時的實現復雜的檢測算法。本文采用FPGA技術，實現了復雜背景下弱點目標的預處理算法，解決了計算、數據緩沖和存儲操作協調一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統的數據交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結果。
上傳時間： 2013-07-03
上傳用戶：wang5829
