多功能遙控小車的硬件軟件設(shè)計程序 對于學(xué)習(xí)和研究單片機很有用的
上傳時間： 2013-08-02
上傳用戶：kijnh
硬件 高手 必備 電子 知識.rar
上傳時間： 2013-04-24
上傳用戶：zgu489
硬件工程師必備 華為技術(shù)資料 硬件工程師必備 華為技術(shù)資料
標(biāo)簽： 硬件工程師
上傳時間： 2013-04-24
上傳用戶：skfreeman
學(xué)習(xí)資料,電子硬件資料,好,好,好,好,好
標(biāo)簽： 硬件工程師
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
幾個公司的硬件面試試題，對找工作的各位應(yīng)該有些幫助
上傳時間： 2013-06-25
上傳用戶：1142895891
USB2.0硬件設(shè)計.pdf,8.06M,342頁
上傳時間： 2013-05-20
上傳用戶：大融融rr
焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié)，關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上，結(jié)合當(dāng)前先進(jìn)的電子技術(shù)，設(shè)計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負(fù)責(zé)控制下位機其它所有電路的正常工作，并實現(xiàn)與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細(xì)闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設(shè)計并完成了一信號發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數(shù)字器件的測試原理和方法進(jìn)行了詳細(xì)的描述，在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計中，所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號，所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計，本文采用USB通信方式與上位機進(jìn)行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計，以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào)，試驗證明設(shè)計達(dá)到了項目預(yù)定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
本文提出了一種基于FPGA的硬件防火墻的實現(xiàn)方案，采用了FPGA來實現(xiàn)千兆線速的防火墻。傳統(tǒng)的基于X86等通用CPU的防火墻無法支撐快速增長的網(wǎng)絡(luò)速度，無法實現(xiàn)線速過濾和轉(zhuǎn)發(fā)。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網(wǎng)絡(luò)數(shù)據(jù)。網(wǎng)絡(luò)數(shù)據(jù)在建立連接跟蹤后，直接由FPGA實現(xiàn)的快速處理板直接轉(zhuǎn)發(fā)，實現(xiàn)了網(wǎng)絡(luò)數(shù)據(jù)的線速處理，通用CPU在操作系統(tǒng)支持下，完成網(wǎng)絡(luò)數(shù)據(jù)的連接跟蹤的創(chuàng)建、維護(hù)，對網(wǎng)絡(luò)規(guī)則表的維護(hù)等工作。FPGA硬件板和CPU各司所長，實現(xiàn)快速轉(zhuǎn)發(fā)的目的。 本文設(shè)計了基于FPGA的硬件板的硬件規(guī)格，提出了硬件連接跟蹤表的存儲模式，以及規(guī)則表的存儲模式和定義等； 防火墻系統(tǒng)軟件采用NetBSD操作系統(tǒng)，完成了硬件板的NetBSD的驅(qū)動；在軟件系統(tǒng)完成了新建連接的建立、下發(fā)、老化等工作；在連接跟蹤上完成了規(guī)則的建立、刪除、修改等工作。 本文完成了防火墻的實現(xiàn)。實現(xiàn)了基于連接跟蹤的包過濾、地址轉(zhuǎn)換（NAT），設(shè)計了連接跟蹤的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，包過濾的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)等，重用了NetBSD操作系統(tǒng)的路由。本文針對地址轉(zhuǎn)換應(yīng)用程序的穿透問題，新增了部分實現(xiàn)。 在DoS攻擊是一種比較常見的攻擊網(wǎng)絡(luò)手段，本文采用了軟硬件結(jié)合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應(yīng)的措施，測試數(shù)據(jù)表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發(fā)現(xiàn)了NetBSD操作系統(tǒng)內(nèi)核的軟件缺陷，做了修正，使之更完善。 經(jīng)過測試分析，本方案不僅明顯的優(yōu)于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優(yōu)點。
上傳時間： 2013-06-21
上傳用戶：zxh1986123
為適應(yīng)組合導(dǎo)航計算機系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計算機的應(yīng)用領(lǐng)域，本文設(shè)計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計算機系統(tǒng)。 論文在闡述了組合導(dǎo)航計算機的特點和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計算機系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合；DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務(wù)機制，將采集處理按照功能劃分四個相對獨立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級運行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計算機系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計和軟件開發(fā)流程；其次針對導(dǎo)航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進(jìn)行了設(shè)計與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊；最后，對導(dǎo)航計算機系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對各個模塊進(jìn)行了詳細(xì)的功能測試與驗證，完成了微型導(dǎo)航計算機系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計算機硬件平臺的捷聯(lián)式慣性導(dǎo)航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計算機
上傳時間： 2013-04-24
上傳用戶：lishuoshi1996
對于H.264視頻編碼系統(tǒng)，雖然單純用軟件也可以實現(xiàn)整個編碼過程，但是由于整個編碼系統(tǒng)的算法復(fù)雜度很高，里面又有大量的數(shù)學(xué)運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統(tǒng)的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法，通過使用FPGA豐富的內(nèi)部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù)，然后由FPGA讀取并進(jìn)行預(yù)測、變換和編碼，最后將編碼生成的碼流通過USB接口發(fā)送到PC端進(jìn)行解碼和顯示。
上傳時間： 2013-06-30
上傳用戶：hehuaiyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
