這是一個用MAX+PLUSII開發FPGA（1K30器件）開發的李沙育圖形發生器（硬件描述語言部分）。
標簽： PLUSII FPGA 1K30 MAX
上傳時間： 2013-09-03
上傳用戶：zhyfjj
cpld,非常好用的源碼.可以為你帶來方便.
標簽： cpld 源碼
上傳用戶：墻角有棵樹
這是一個用C語言寫的SPI讀寫FPGA的典型代碼，具有一定的參照開發價值
標簽： FPGA SPI C語言 讀寫
上傳用戶：hzy5825468
基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個子模塊。\r\n在ISE或FPGA的其它開發環境下新建一個工程，然后將文檔中的各個模塊程序添加進去，即可運行仿真。源程序已經過本人的仿真驗證。
標簽： FPGA UART 串行通信 控制器
上傳用戶：xieguodong1234
用CADENCE做VHDL語言實驗的教程
標簽： CADENCE VHDL 語言實驗 教程
上傳時間： 2013-09-04
上傳用戶：wangchong
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n
標簽： VHDL 寄存器 數控振蕩器 加法器
上傳用戶：a471778
用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！
標簽： VHDL 語言 編寫 代碼
上傳時間： 2013-09-05
上傳用戶：龍飛艇
用VHDL語言在CPLD/FPGA上實現浮點運算的方法
標簽： VHDL CPLD FPGA 語言
上傳用戶：life840315
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳用戶：123454
cpld的入門交流：CPLD的跑馬燈一個簡易型cpld試驗電路用VHDL語言遍的
標簽： cpld CPLD VHDL 交流
上傳時間： 2013-09-06
上傳用戶：blacklee
蟲蟲下載站版權所有 京ICP備2021023401號-1
