亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器

用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計

標(biāo)簽： VHDL FPGA FIR 語言

上傳時間： 2013-08-07

上傳用戶：ukuk

常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)

利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

上傳時間： 2013-08-11

上傳用戶：hn891122

FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)

FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)

標(biāo)簽： FPGA VHDL 串口 調(diào)試

上傳時間： 2013-08-11

上傳用戶：362279997

用VHDL語言在FPGA上實現(xiàn)浮點運算

用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享

標(biāo)簽： VHDL FPGA 語言 浮點運算

上傳時間： 2013-08-19

上傳用戶：epson850

一個關(guān)于4路CAN卡的硬件程序,用VHDL編寫

一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線

標(biāo)簽： VHDL CAN 硬件 程序

上傳時間： 2013-08-20

上傳用戶：jiiszha

用VHDL語言寫的程序?qū)嵗?/a>

標(biāo)簽： VHDL 語言 上傳時間： 2013-08-20

用FPGA實現(xiàn)RS232通信,此代碼是用VHDL語言編寫

用FPGA實現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊

標(biāo)簽： FPGA VHDL 232 RS

上傳時間： 2013-08-21

上傳用戶：爺?shù)臍赓|(zhì)

用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

標(biāo)簽： fft fpga 1024 vhdl

上傳時間： 2013-08-22

上傳用戶：ukuk

用VHDl設(shè)計UART的文章

用VHDl設(shè)計UART的文章，使用QuartusII平臺

標(biāo)簽： VHDl UART

上傳時間： 2013-08-24

上傳用戶：sc965382896

用vhdl實現(xiàn)的除法器

用vhdl實現(xiàn)的除法器

標(biāo)簽： vhdl 除法器

上傳時間： 2013-08-28

上傳用戶：wd450412225