這是用VHDL編寫的譯碼程序,程序簡(jiǎn)單易懂
標(biāo)簽： VHDL 程序 編寫 譯碼
上傳時(shí)間： 2015-07-22
上傳用戶：lizhizheng88
用VHDL硬件描述語(yǔ)言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。
標(biāo)簽： miniUART VHDL Core FPGA
上傳用戶：稀世之寶039
這是一個(gè)DDS程序,用VHDL編寫,實(shí)現(xiàn)的是一個(gè)頻率可調(diào)的方波
標(biāo)簽： VHDL DDS 程序 方波
上傳時(shí)間： 2014-11-28
上傳用戶：dreamboy36
用VHDL語(yǔ)言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序
標(biāo)簽： VHDL LED 語(yǔ)言 編寫
上傳時(shí)間： 2015-07-27
上傳用戶：cuiyashuo
本程序是用VHDL語(yǔ)言寫的，包括AD0809，雙口RAM等程序。已經(jīng)調(diào)試過
標(biāo)簽： VHDL 程序 語(yǔ)言
上傳時(shí)間： 2015-08-04
上傳用戶：ynsnjs
一個(gè)用VHDL語(yǔ)言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。
標(biāo)簽： VHDL 語(yǔ)言 編寫 全加器
上傳時(shí)間： 2014-10-29
上傳用戶：ayfeixiao
用VHDL結(jié)構(gòu)描述設(shè)計(jì)一全減器，全減器可由兩個(gè)半減器和一個(gè)或門組成。
標(biāo)簽： VHDL 減
上傳時(shí)間： 2013-12-22
上傳用戶：思琦琦
用VHDL能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能、分別有6個(gè)數(shù)碼管顯示24小時(shí)、60分鐘、60秒鐘的計(jì)數(shù)器顯示。
標(biāo)簽： VHDL 分 正 數(shù)碼管顯示
上傳時(shí)間： 2013-12-20
上傳用戶：kytqcool
ic設(shè)計(jì)入門 用VHDL語(yǔ)言設(shè)計(jì)IC的一些主要方法和說(shuō)明
標(biāo)簽： VHDL IC的 語(yǔ)言
上傳時(shí)間： 2015-08-17
上傳用戶：zhengzg
這是本人在Max plus2環(huán)境下用VHDL語(yǔ)言編的交通燈控制程序。做EDA課程設(shè)計(jì)的朋友可以下來(lái)參考參考。
標(biāo)簽： plus2 VHDL Max EDA
上傳時(shí)間： 2014-01-19
上傳用戶：003030
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
