用VHDL結構描述設計一全減器,全減器可由兩個半減器和一個或門組成。
資源簡介:用VHDL結構描述設計一全減器,全減器可由兩個半減器和一個或門組成。
上傳時間: 2013-12-22
上傳用戶:思琦琦
資源簡介:用VHDL編寫的8位全加器,數字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:用VHDL語句描述4位等值比較器,4選1多路選擇器,8位奇偶校驗電路功能
上傳時間: 2014-01-15
上傳用戶:FreeSky
資源簡介:一種用VHDL語言描述的加減算法的源代碼編程
上傳時間: 2013-12-27
上傳用戶:heart520beat
資源簡介:一位全減器的VHDL的設計報告,里面包含完整的程序
上傳時間: 2015-07-23
上傳用戶:黃華強
資源簡介:該程序用VHDL硬件描述語言編寫而成,已調試通過,程序運行后可實現三分頻,這樣就用軟件設計代替了硬件設計,方便,穩定,不需要硬件調試!
上傳時間: 2013-12-24
上傳用戶:huyiming139
資源簡介:用VHDL 語言描述頻率計的設計,其開發均在FPGA中
上傳時間: 2013-12-24
上傳用戶:change0329
資源簡介:用VHDL語言描述十六路彩燈的設計其開發均在FPGA中
上傳時間: 2014-01-10
上傳用戶:日光微瀾
資源簡介:用VHDL硬件描述語言,采用一種軟件硬化的設計思路設計了控制器。將控制器劃分成八個模塊
上傳時間: 2016-04-25
上傳用戶:jennyzai
資源簡介:用1位半減器構成一位全減器,之后再構成8位全減器。有三個組件:h_suber,一位半減器,f_suber,一位全減器,f_suber8,8位全減器。
上傳時間: 2016-06-30
上傳用戶:mpquest
資源簡介:用VHDL硬件描述語言完成秒表的設計,分6個模塊
上傳時間: 2016-08-24
上傳用戶:大三三
資源簡介:本文十一個用VHDL頻率計設計的方案描述,該設計闡明了設計的思路,步驟以及設計的最終代碼,設計方案十分詳細,是您學習的必備輔助!
上傳時間: 2016-11-25
上傳用戶:我干你啊
資源簡介:一種用VHDL語言描述的浮點前規格化的源代碼編程
上傳時間: 2013-12-28
上傳用戶:lijianyu172
資源簡介:一種用VHDL語言描述的浮點乘前規格化的源代碼編程
上傳時間: 2014-01-20
上傳用戶:jennyzai
資源簡介:一種用VHDL語言描述的浮點除前規格化的源代碼編程
上傳時間: 2014-01-16
上傳用戶:cmc_68289287
資源簡介:一種用VHDL語言描述的浮點平方根前規格化的源代碼編程
上傳時間: 2014-01-22
上傳用戶:hzy5825468
資源簡介:此程序是用VHDL硬件描述語言編寫的,實現四位全加器的功能
上傳時間: 2017-01-07
上傳用戶:天誠24
資源簡介:VHDL設計實體的基本結構 VHDL的語言要素 用VHDL實現電路設計的方法 VHDL設計流程
上傳時間: 2014-01-06
上傳用戶:dongbaobao
資源簡介:數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學習和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:a471778
資源簡介:用VHDL硬件描述語言實現的對FPGA(Cyclone II)的配置的VHDL源代碼。
上傳時間: 2015-04-02
上傳用戶:nanxia
資源簡介:程序用VHDL實現: 利用一秒定時測量頻率 并且顯示,范圍0~
上傳時間: 2015-04-06
上傳用戶:sxdtlqqjl
資源簡介:數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學習和討論。
上傳時間: 2014-08-31
上傳用戶:yan2267246
資源簡介:用VHDL硬件描述語言開發的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。
上傳時間: 2015-07-22
上傳用戶:稀世之寶039
資源簡介:用VHDL硬件描述語言編寫的FIR數字濾波器
上傳時間: 2014-01-22
上傳用戶:cuibaigao
資源簡介:SDI接口的源程序,包括擾碼編碼,并串轉換,用VHDL硬件描述語言編寫
上傳時間: 2014-08-24
上傳用戶:gtzj
資源簡介:用VHDL硬件語言設計的16位cpu,上傳的壓縮包既包含源代碼又包含詳細的文檔說明。
上傳時間: 2015-10-27
上傳用戶:refent
資源簡介:用VHDL 語言描述度7段LED數碼顯示管,其開發均在FPGA中
上傳時間: 2015-11-11
上傳用戶:lanhuaying
資源簡介:用VHDL 語言描述度三線八線譯碼器,其開發均在FPGA中
上傳時間: 2013-12-20
上傳用戶:love1314
資源簡介:用VHDL 語言描述度八層電梯,其開發均在FPGA中
上傳時間: 2013-12-17
上傳用戶:ljt101007
資源簡介:基本數學運算庫 包括各種用VHDL語言描述的基本數學運算單元,瑞典聯邦技術研究院(ETH)提供
上傳時間: 2013-12-24
上傳用戶:1583060504