呵呵 程序在tc3.0下編譯通過. 回車鍵 選關(guān),我只做了兩關(guān), r鍵重新開始 p鍵悔步,只能悔五步啊.不過你可以 改#define STEPMAX的值
標(biāo)簽： STEPMAX define 3.0 tc
上傳時間： 2015-11-11
上傳用戶：star_in_rain
迅速掌握VB的基本知識。有例子教你一步一步入門，非常好的一本書，推薦給大家！
標(biāo)簽： 基本知識
上傳時間： 2014-01-09
上傳用戶：sdq_123
一個可以綜合的Verilog 寫的FIFO存儲器 內(nèi)附文檔說明
標(biāo)簽： Verilog FIFO 存儲器 文檔
上傳時間： 2015-11-15
上傳用戶：Avoid98
FIFO的verilog實(shí)現(xiàn)，內(nèi)附testbench和文檔說明
標(biāo)簽： verilog FIFO
上傳時間： 2013-12-24
上傳用戶：it男一枚
用VHDL編寫的步進(jìn)電機(jī)控制方法.供大家參考用.
標(biāo)簽： VHDL 編寫 步進(jìn)電機(jī) 控制方法
上傳時間： 2015-11-18
上傳用戶：jyycc
教你怎么一步一步構(gòu)建嵌入式Linux，包括內(nèi)核配置，編譯，編譯器移植
標(biāo)簽： Linux 嵌入式
上傳時間： 2014-06-19
上傳用戶：啊颯颯大師的
同步及異步時序電路fifo源程序及其測試程序.rar - fifo源程序，erilog編寫~具有較強(qiáng)的參考價值~
標(biāo)簽： fifo 源程序 異步時序
同步FIFO功能，verilog語言描述，通過了modelsim 6.0 仿真，Quartue綜合
標(biāo)簽： FIFO
上傳時間： 2014-12-03
上傳用戶：wangdean1101
一種新的FIFO實(shí)現(xiàn)方法,verilog描述，通過modelsim 6.0 仿真，Quartue綜合
標(biāo)簽： verilog FIFO 實(shí)現(xiàn)方法
上傳時間： 2015-11-20
上傳用戶：qq1604324866
Serial ports. Enumeration and FIFO controls.
標(biāo)簽： Enumeration controls Serial ports
上傳時間： 2013-12-10
上傳用戶：stewart·
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
