亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

發(fā)送器

  • 基于MCS 51單片機的PLC仿真器

    可編程控制器PLC以抗擾性強、可靠性高和編程靈活等特點在工業(yè)上得到廣泛應(yīng)用,為了優(yōu)化PLC系統(tǒng)設(shè)計,介紹一種基于MCS.51單片機的PLC仿真器,并給出了硬、軟件設(shè)計與實現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主

    標(biāo)簽: MCS PLC 51單片機 仿真器

    上傳時間: 2013-07-07

    上傳用戶:yzhl1988

  • EDA卷積碼編解碼器實現(xiàn)技術(shù)

    EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +

    標(biāo)簽: EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)

    上傳時間: 2013-07-18

    上傳用戶:ynwbosss

  • MSP430仿真器幾套制作資料

    MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案,做不好你找我........

    標(biāo)簽: MSP 430 仿真器 制作資料

    上傳時間: 2013-07-26

    上傳用戶:liaofamous

  • 軟PLC程序編輯器中功能塊的設(shè)計與實現(xiàn)

    本文分析了目前軟PLC 編輯器中功能塊編程的不足,提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型,詳細討論了PLC 梯形圖中圖元的設(shè)計方法,并基于此方

    標(biāo)簽: PLC 程序 功能塊

    上傳時間: 2013-06-21

    上傳用戶:allen-zhao123

  • 太陽能電池光伏并網(wǎng)逆變器

    光伏并網(wǎng)逆變器是將太陽能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標(biāo)準(zhǔn)光伏并網(wǎng)逆變器的拓撲結(jié)構(gòu)分為很多種,本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器

    標(biāo)簽: 太陽能電池 光伏并網(wǎng) 逆變器

    上傳時間: 2013-08-02

    上傳用戶:baiom

  • 基于DSP/FPGA的多波形數(shù)字脈沖壓縮系統(tǒng)硬件的研究與實現(xiàn)

    現(xiàn)代雷達系統(tǒng)廣泛采用脈沖壓縮技術(shù),用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發(fā)射寬脈沖,保證足夠的最大作用距離,而接收時,采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時,數(shù)字信號處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用,為雷達脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導(dǎo)下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(LFM),非線性調(diào)頻信號(NLFM)和Taylor四相碼信號,且技術(shù)指標(biāo)完全滿足實用系統(tǒng)的設(shè)計要求。 本文完成的主要工作和創(chuàng)新之處有:(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計高精度數(shù)據(jù)采集電路,為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產(chǎn)生,以實現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求,以基于FPGAEP1K100QC208完成系統(tǒng)控制,使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM,實現(xiàn)數(shù)據(jù)暫存,以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng),以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線,且各DSP以鏈路口互連,進行數(shù)據(jù)通信。各DSP還使用一個鏈路口連接到接口板DSP,將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心,設(shè)計輸出板電路,完成數(shù)據(jù)對齊、求模和數(shù)據(jù)向下一級的輸出,并產(chǎn)生模擬輸出。 (5)調(diào)試并改進處理板和輸出板。

    標(biāo)簽: FPGA DSP 多波形 壓縮系統(tǒng)

    上傳時間: 2013-06-11

    上傳用戶:qq277541717

  • RS編譯碼器的設(shè)計與FPGA實現(xiàn)

    Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu),在譯碼器復(fù)雜度和譯碼延時上作了折衷,降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。

    標(biāo)簽: FPGA RS編譯碼

    上傳時間: 2013-06-11

    上傳用戶:奇奇奔奔

  • RS(255,223)譯碼器的FPGA實現(xiàn)及其性能測試

      本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關(guān)鍵方程的計算中采用一種新改進的BM算法,然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器,通過這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器?!? 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平,對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計有著很大的意義?!?/p>

    標(biāo)簽: FPGA 255 223 譯碼器

    上傳時間: 2013-06-29

    上傳用戶:gokk

  • 全并行Viterbi譯碼器的FPGA實現(xiàn)

      本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進行了研究,并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中?! ∈紫冉榻B了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經(jīng)典算法,對這些算法的硬件結(jié)構(gòu)設(shè)計進行優(yōu)化并利用FPGA實現(xiàn),而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結(jié)果進行驗證。最后給出Viterbi譯碼模塊應(yīng)用在實際系統(tǒng)上的誤碼率測試性能結(jié)果?! y試結(jié)果表明,系統(tǒng)的誤碼率達到了工程標(biāo)準(zhǔn)的要求,從而驗證了譯碼器設(shè)計的可靠性,同時所設(shè)計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場合。

    標(biāo)簽: Viterbi FPGA 并行 譯碼器

    上傳時間: 2013-07-30

    上傳用戶:13913148949

  • 傳輸流復(fù)用器的FPGA建模與實現(xiàn)

    數(shù)字電視近年來飛速發(fā)展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實現(xiàn),以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù),以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu),并且從理論上闡述了復(fù)用器設(shè)計的關(guān)鍵技術(shù):PSI重組和PCR調(diào)整。接著詳細說明了如何運用創(chuàng)新思路,采用獨特的硬件架構(gòu)在一片F(xiàn)PGA上實現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案,并且舉例說明了復(fù)用器硬件邏輯設(shè)計中所運用的幾個FPGA設(shè)計技巧。最后對本文進行總結(jié),并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計方案,將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設(shè)計技巧運用于復(fù)用器的硬件邏輯設(shè)計中。整個設(shè)計方案不但簡化了系統(tǒng)設(shè)計,而且實現(xiàn)了穩(wěn)定,高速,低成本,可擴展性強的復(fù)用器系統(tǒng)。

    標(biāo)簽: FPGA 傳輸流 復(fù)用器 建模

    上傳時間: 2013-06-02

    上傳用戶:gtzj

主站蜘蛛池模板: 都匀市| 黑河市| 河池市| 开平市| 惠州市| 承德市| 犍为县| 广平县| 平遥县| 东源县| 无锡市| 会东县| 出国| 枞阳县| 武川县| 德庆县| 灵山县| 改则县| 元谋县| 湖北省| 寿光市| 拉萨市| 岫岩| 工布江达县| 靖宇县| 黄平县| 晋中市| 龙门县| 福清市| 阳山县| 四川省| 邵阳市| 康平县| 共和县| 富蕴县| 吉林省| 红安县| 嵊州市| 宣城市| 临澧县| 灵丘县|