亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

目標(biāo)(biāo)識(shí)(shí)別算法

  • 數(shù)字常規(guī)調(diào)幅解調(diào)器的DSP算法及實(shí)現(xiàn)

    文中基于帶通信號(hào)的低通等效原理,采用數(shù)字希爾伯特濾波器實(shí)現(xiàn)了數(shù)字包絡(luò)檢波器,并在CCS中實(shí)現(xiàn)了軟件調(diào)試。其中,通過(guò)使用LinkforCCS和DSP的函數(shù)庫(kù)DSPLIB縮短了程序的開(kāi)發(fā)時(shí)間,提高了算法的實(shí)現(xiàn)效率。

    標(biāo)簽: DSP 數(shù)字 調(diào)幅解調(diào)器 算法

    上傳時(shí)間: 2013-10-09

    上傳用戶:gaoqinwu

  • 基于CCS的DSP算法仿真實(shí)驗(yàn)設(shè)計(jì)

    摘要:簡(jiǎn)要介紹了CCS軟件的主要功能,利用CCS軟件,設(shè)計(jì)數(shù)字信號(hào)處理實(shí)驗(yàn)課程,實(shí)現(xiàn)了FFT算法的譜分析和FIR濾波器。

    標(biāo)簽: CCS DSP 算法 仿真實(shí)驗(yàn)

    上傳時(shí)間: 2013-10-22

    上傳用戶:huanglang

  • DSP算法大全C語(yǔ)言版本

    DSP算法大全C語(yǔ)言版本

    標(biāo)簽: DSP C語(yǔ)言 算法 版本

    上傳時(shí)間: 2013-10-27

    上傳用戶:zhyiroy

  • 一種在FPGA上實(shí)現(xiàn)的FIR濾波器的資源優(yōu)化算法

    在數(shù)字濾波器中,F(xiàn)IR濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器,同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過(guò)慢,而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過(guò)高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器,與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比,RAG算法簡(jiǎn)化了FIR濾波器乘法模塊的結(jié)構(gòu),減少了邏輯資源的消耗和硬件實(shí)現(xiàn)面積,提高了計(jì)算速度。本文設(shè)計(jì)的16階FIR濾波器用VerilogHDL進(jìn)行描述,并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實(shí)驗(yàn)表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運(yùn)算速度的提高的整體優(yōu)化效果。

    標(biāo)簽: FPGA FIR 濾波器 優(yōu)化算法

    上傳時(shí)間: 2014-12-28

    上傳用戶:feilinhan

  • 算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語(yǔ)法手冊(cè)

    算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語(yǔ)法手冊(cè)

    標(biāo)簽: Verilog 算法設(shè)計(jì) 硬件 實(shí)驗(yàn)

    上傳時(shí)間: 2014-01-27

    上傳用戶:dddddd55

  • 基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

    同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng),設(shè)計(jì)了一種基于獨(dú)立信道法,同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法,同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法,同步算法協(xié)議,協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn),采用Altera公司的EP3C16E144C8作為核心芯片,并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明,該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。

    標(biāo)簽: FPGA 跳頻系統(tǒng) 同步算法

    上傳時(shí)間: 2013-10-21

    上傳用戶:JIMMYCB001

  • 基于FFT算法的FPGA實(shí)現(xiàn)報(bào)告

    基于FFT算法的FPGA實(shí)現(xiàn)報(bào)告

    標(biāo)簽: FPGA FFT 算法 報(bào)告

    上傳時(shí)間: 2014-01-22

    上傳用戶:363186

  • 基于FPGA的FFT算法實(shí)現(xiàn)

    基于FPGA的FFT算法實(shí)現(xiàn)

    標(biāo)簽: FPGA FFT 算法

    上傳時(shí)間: 2014-12-28

    上傳用戶:chongchongsunnan

  • 基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)

    基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)

    標(biāo)簽: FPGA FIR 數(shù)字濾波器 算法

    上傳時(shí)間: 2013-11-12

    上傳用戶:xz85592677

  • 物聯(lián)網(wǎng)智能交通擁堵判別算法的研究與實(shí)現(xiàn)

        針對(duì)城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象,依據(jù)RFID檢測(cè)系統(tǒng)的特點(diǎn),提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測(cè)方法。并且對(duì)城市道路交叉口采集到的交通流量相對(duì)增量、車輛的時(shí)間占有率相對(duì)增量以及地點(diǎn)平均車速等信息進(jìn)行了對(duì)比性分析和統(tǒng)計(jì)推導(dǎo),從理論上論證了交通擁擠產(chǎn)生時(shí)的交通流特點(diǎn),然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時(shí)的判別準(zhǔn)則,構(gòu)造出相應(yīng)的擁擠檢測(cè)指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實(shí)際交通測(cè)量數(shù)據(jù)驗(yàn)證了算法的正確性。

    標(biāo)簽: 物聯(lián)網(wǎng) 智能交通 判別 法的研究

    上傳時(shí)間: 2014-12-28

    上傳用戶:GavinNeko

主站蜘蛛池模板: 理塘县| 稻城县| 靖安县| 都江堰市| 嵊泗县| 梁河县| 沅陵县| 清徐县| 鄢陵县| 桂东县| 余干县| 鹤山市| 安康市| 墨竹工卡县| 双流县| 武汉市| 迭部县| 兴安盟| 常德市| 沙坪坝区| 朔州市| 洞头县| 河北省| 宁乡县| 含山县| 上蔡县| 花莲市| 景宁| 大荔县| 桐庐县| 得荣县| 图木舒克市| 布尔津县| 同仁县| 天门市| 宾阳县| 视频| 普陀区| 富蕴县| 宁波市| 乐都县|