基于單片機(jī)的秒,分,時(shí)可調(diào)時(shí)鐘的設(shè)計(jì)相關(guān)程序 。有關(guān)始終的設(shè)計(jì)請(qǐng)進(jìn)入http://www.21ic.com/app/ce/201209/141515.htm
標(biāo)簽： 單片機(jī) 分 時(shí)鐘
上傳時(shí)間： 2013-08-01
上傳用戶：leixinzhuo
用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！
標(biāo)簽： FPGA 0.5 分頻 代碼
上傳時(shí)間： 2013-08-06
上傳用戶：weixiao99
VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
標(biāo)簽： VHDL 語言 分頻 模塊
上傳時(shí)間： 2013-08-10
上傳用戶：zxh122
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標(biāo)簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時(shí)間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
標(biāo)簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時(shí)、分、秒，可以設(shè)置時(shí)間，精度要求0.001s ，允許電壓： 3.3V\r\n
標(biāo)簽： FPGA 分 源代碼
上傳用戶：xhz1993
5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時(shí)間： 2013-08-22
上傳用戶：xmsmh
FPGA分頻 控制4個(gè)LED連續(xù)閃爍 形成累加的效果
標(biāo)簽： FPGA LED 分頻 控制
上傳時(shí)間： 2013-08-23
上傳用戶：daguogai
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時(shí)間： 2013-08-30
上傳用戶：xingyuewubian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
