串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場(chǎng)合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性價(jià)比高的特點(diǎn)。具體研究?jī)?nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過(guò)發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-07-31
上傳用戶：zttztt2005
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì)；然后針對(duì)OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對(duì)串/并轉(zhuǎn)換，QPSK映射，過(guò)采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中，針對(duì)定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多，資源占用較大的問(wèn)題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-25
上傳用戶：14786697487
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來(lái)完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤(pán)預(yù)置門(mén)控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-06-02
上傳用戶：
本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實(shí)現(xiàn)的數(shù)字下變頻器在測(cè)試中產(chǎn)生的波形和頻譜,作了測(cè)試結(jié)果分析.
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時(shí)間： 2013-05-25
上傳用戶：01010101
在高速PCB設(shè)計(jì)中，過(guò)孔設(shè)計(jì)是一個(gè)重要因素，它由孔、孔周圍的焊盤(pán)區(qū)和POWER層隔離區(qū)組成，通常分為盲孔、埋孔和通孔三類。在PCB設(shè)計(jì)過(guò)程中通過(guò)對(duì)過(guò)孔的寄生電容和寄生電感分析，總結(jié)出高速PCB
上傳時(shí)間： 2013-06-17
上傳用戶：xfbs821
隨著現(xiàn)代計(jì)算機(jī)技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)成為了當(dāng)前信息行業(yè)最熱門(mén)的焦點(diǎn)之一。ARM以其高性能低功耗的特點(diǎn)成為目前主流的32位嵌入式處理器而在數(shù)碼產(chǎn)品中廣泛使用，隨著數(shù)碼相機(jī)的普及，數(shù)碼相框產(chǎn)品得到推廣，數(shù)碼相框通過(guò)一個(gè)液晶的屏幕顯示數(shù)碼照片而非紙質(zhì)照片，數(shù)碼相框比普通相框更靈活多變，也給現(xiàn)在日益使用的數(shù)碼相片一個(gè)新的展示空間。在嵌入式操作系統(tǒng)方面，uC/OS—Ⅱ憑借其小內(nèi)核、多任務(wù)、豐富的系統(tǒng)服務(wù)、容易使用以及源碼公開(kāi)等特點(diǎn)被嵌入式系統(tǒng)開(kāi)發(fā)者廣泛用在各種嵌入式設(shè)備開(kāi)發(fā)中。uC/FS嵌入式文件系統(tǒng)由于穩(wěn)定性，可移植性以及與uC/OS—Ⅱ內(nèi)核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統(tǒng)開(kāi)發(fā)中。NAND Flash存儲(chǔ)器由于其大容量數(shù)據(jù)存儲(chǔ)、高速存取速度、易于擦除和重寫(xiě)、功耗小等特點(diǎn)被廣泛應(yīng)用于便攜式電子設(shè)備的數(shù)據(jù)存儲(chǔ)、嵌入式系統(tǒng)的程序存儲(chǔ)載體中。 本論文的硬件工作平臺(tái)是艾科公司研發(fā)的數(shù)碼相框芯片方案ARK1600，該平臺(tái)集成了嵌入式系統(tǒng)設(shè)計(jì)所需的相關(guān)硬件模塊。本論文的主要設(shè)計(jì)目標(biāo)是在該平臺(tái)上實(shí)現(xiàn)NAND Flash存儲(chǔ)設(shè)備驅(qū)動(dòng)的系統(tǒng)級(jí)方案，即在ARK1600平臺(tái)上通過(guò)構(gòu)建uC/OS—Ⅱ操作系統(tǒng)以及uC/FS文件系統(tǒng)來(lái)實(shí)現(xiàn)NAND Flash設(shè)備驅(qū)動(dòng)掛接。本論文是在Windows環(huán)境下通過(guò)ARM ADS實(shí)現(xiàn)代碼的編譯，通過(guò)Multi—ICE進(jìn)行前期調(diào)試以及USB—Debug進(jìn)行后期的系統(tǒng)整合調(diào)試。 本論文的主要研究工作具體涉及以下三個(gè)的方面：首先研究了ARM相關(guān)構(gòu)架以及uC/OS—Ⅱ操作系統(tǒng)的特點(diǎn)，并在此基礎(chǔ)上移植uC/OS—Ⅱ操作系統(tǒng)到ARK1600平臺(tái)，分析ARK1600硬件體系結(jié)構(gòu)的基礎(chǔ)上詳細(xì)分析了BootLoader的相關(guān)概念，并重點(diǎn)闡述了NAND BootLoader程序設(shè)計(jì)與實(shí)現(xiàn)過(guò)程；其次在文件系統(tǒng)方面，本論文成功移植uC/FS嵌入式文件系統(tǒng)到ARK1600平臺(tái)，在移植的過(guò)程中采用了動(dòng)態(tài)文件緩沖區(qū)算法提高了該文件系統(tǒng)的數(shù)據(jù)傳輸效率；最后重點(diǎn)討論了NAND Flash驅(qū)動(dòng)在ARK1600的實(shí)現(xiàn)，主要分析了NAND Flash的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)，并從物理層，邏輯層和文件系統(tǒng)接口層三個(gè)方面具體分析了NAND Flash驅(qū)動(dòng)程序的實(shí)現(xiàn)，并在NAND Flash邏輯層驅(qū)動(dòng)實(shí)現(xiàn)時(shí)通過(guò)采用壞塊處理表算法實(shí)現(xiàn)了NAND的磨損均衡問(wèn)題。
上傳時(shí)間： 2013-07-31
上傳用戶：xcy122677
2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開(kāi)發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問(wèn)題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過(guò)程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開(kāi)發(fā)工具進(jìn)行代碼的編寫(xiě)工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
本文對(duì)16QAM基帶Modem的FPGA芯片設(shè)計(jì)進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計(jì),以及一些FPGA設(shè)計(jì)的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計(jì)方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計(jì)了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計(jì),該均衡器是一個(gè)復(fù)數(shù)結(jié)構(gòu)的橫向?yàn)V波器,采用復(fù)用抽頭的結(jié)構(gòu)來(lái)節(jié)省資源,本文對(duì)自適應(yīng)均衡器的核心運(yùn)算單元-采用booth編碼算法設(shè)計(jì)的高性能乘累加(MAC)運(yùn)算單元進(jìn)行了詳細(xì)描述.接下來(lái)介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計(jì),這是一個(gè)數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對(duì)應(yīng)關(guān)系.DD相位檢測(cè)算法中的反正切函數(shù)tan
上傳時(shí)間： 2013-04-24
上傳用戶：dajin
激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國(guó)防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手，重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR)，通過(guò)分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器，而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)Ｓ眉呻娐?ASIC)來(lái)完成，這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約，同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來(lái)阻礙。為此，本文研究了采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能，基本解決了以上存在的問(wèn)題。 論文通過(guò)對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析，對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊，在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率，設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片，負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來(lái)實(shí)現(xiàn)。系統(tǒng)可以通過(guò)鍵盤(pán)預(yù)置門(mén)控信號(hào)的寬度以均衡測(cè)量的精度和速度，測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。
標(biāo)簽： FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：dapangxie
我國(guó)經(jīng)濟(jì)的快速發(fā)展促進(jìn)各行業(yè)對(duì)電力需求的飛速增長(zhǎng)，電力需求側(cè)管理隨著電力系統(tǒng)管理的自動(dòng)化而不斷發(fā)展起來(lái)。用電現(xiàn)場(chǎng)負(fù)荷監(jiān)控終端是電力需求側(cè)管理的一個(gè)重要組成部分，它為有效利用能源、合理分配能源，鼓勵(lì)用戶均衡用電，實(shí)現(xiàn)電力需求側(cè)科學(xué)管理提供了技術(shù)基礎(chǔ)。 負(fù)荷監(jiān)控終端利用微電子技術(shù)、電力電子技術(shù)和傳感器技術(shù)對(duì)用電現(xiàn)場(chǎng)的各種電能參數(shù)進(jìn)行采集和全方位監(jiān)控，在電力需求側(cè)管理中承擔(dān)著重要角色。它為電力管理部門(mén)和用電企業(yè)間搭起了信息橋梁，不僅實(shí)時(shí)提供企業(yè)用電的各種信息，而且能夠及時(shí)執(zhí)行電力管理部門(mén)的遠(yuǎn)程命令，實(shí)現(xiàn)遠(yuǎn)程操作。電力管理部門(mén)向終端安排合理的用電方案，能夠?qū)ζ髽I(yè)的用電實(shí)現(xiàn)宏觀調(diào)控，這對(duì)企業(yè)的長(zhǎng)足發(fā)展和電力管理部門(mén)的合理調(diào)度電能有很好的推動(dòng)作用。因此對(duì)負(fù)荷監(jiān)控終端的研究具有重大的現(xiàn)實(shí)意義。 論文對(duì)目前國(guó)內(nèi)外的負(fù)荷監(jiān)控終端在的發(fā)展現(xiàn)狀進(jìn)行了概述，分析了負(fù)荷監(jiān)控終端在國(guó)內(nèi)的電力負(fù)荷管理技術(shù)中的地位和作用，以及當(dāng)前負(fù)荷監(jiān)控終端系統(tǒng)的技術(shù)水平和實(shí)現(xiàn)方法，在研究了終端設(shè)計(jì)多項(xiàng)技術(shù)的基礎(chǔ)上，結(jié)合工程項(xiàng)目的要求對(duì)微處理器和操作系統(tǒng)進(jìn)行了具體選型，設(shè)計(jì)了一種基于ARM 和μC/OS-Ⅱ的配變監(jiān)控終端，在基于ARM技術(shù)的LPC2124 微處理器和外圍接口芯片上，進(jìn)行了終端系統(tǒng)的設(shè)計(jì)；實(shí)現(xiàn)了μCOS-Ⅱ在LPC2124MCU 上的移植；編寫(xiě)了基于μC/OS-Ⅱ的API 接口函數(shù)和底層硬件驅(qū)動(dòng)程序；采用多任務(wù)按優(yōu)先權(quán)調(diào)度的方式解決了任務(wù)處理的實(shí)時(shí)性，克服了傳統(tǒng)前后臺(tái)軟件在復(fù)雜的監(jiān)控終端設(shè)計(jì)中實(shí)時(shí)性差的弊端，實(shí)踐證明用這種設(shè)計(jì)思想制作的配變監(jiān)控終端能較好地滿足工程應(yīng)用實(shí)際需要。
標(biāo)簽： ARM 遠(yuǎn)程 配變監(jiān)控
上傳時(shí)間： 2013-04-24
上傳用戶：小碼農(nóng)lz
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
