I/O并行口直接驅(qū)動(dòng)LED顯示1. 實(shí)驗(yàn)任務(wù) 如圖13所示,利用AT89S51單片機(jī)的P0端口的P0.0-P0.7連接到一個(gè)共陰數(shù)碼管的a-h(huán)的筆段上,數(shù)碼管的公共端接地。在數(shù)碼
標(biāo)簽: LED 并行口 直接驅(qū)動(dòng) 電路圖
上傳時(shí)間: 2013-06-15
上傳用戶:kytqcool
本文首先介紹了直接數(shù)字頻率合成技術(shù)(DDS)的基本原理、體系結(jié)構(gòu)及工作過(guò)程,然后針對(duì)其關(guān)鍵部分進(jìn)行了優(yōu)化,即采用函數(shù)近似法對(duì)存儲(chǔ)表結(jié)構(gòu)(LUT)進(jìn)行了優(yōu)化,使存貯位數(shù)大大縮小,并提出了一種雜散抑制技術(shù)的運(yùn)用,即相位抖動(dòng)技術(shù)。在對(duì)直接數(shù)字頻率合成(DDS)方法產(chǎn)生的信號(hào)進(jìn)行理論分析的過(guò)程中,用matlab進(jìn)行編程仿真作出了詳細(xì)的頻譜分析驗(yàn)證。本文詳細(xì)的介紹了本次設(shè)計(jì)的具體實(shí)現(xiàn)過(guò)程和方法,將現(xiàn)場(chǎng)可編程邏輯器件(FPGA)和 DDS技術(shù)相結(jié)合,具體的體現(xiàn)了基于VHDL語(yǔ)言的靈活設(shè)計(jì)和修改方式是對(duì)傳統(tǒng)頻率合成實(shí)現(xiàn)方法的一次重要改進(jìn)。文章最后給出了實(shí)現(xiàn)代碼、仿真結(jié)果,經(jīng)過(guò)驗(yàn)證,本設(shè)計(jì)能夠達(dá)到其預(yù)期性能指標(biāo)。
標(biāo)簽: FPGA 數(shù)字頻率合成
上傳時(shí)間: 2013-04-24
上傳用戶:Pzj
ISE10.1注冊(cè)碼/序列號(hào)/ID 分享給大家 我就是用的這個(gè) 哈
標(biāo)簽: 10.1 ISE ID 序列號(hào)
上傳時(shí)間: 2013-05-25
上傳用戶:lvzhr
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器,對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心,對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問(wèn)題進(jìn)行了深入的分析和研究,并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用,包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理,確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列,并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù),提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試,設(shè)計(jì)的信號(hào)發(fā)生器滿足要求,且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小,具有良好的應(yīng)用前景。
標(biāo)簽: FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間: 2013-04-24
上傳用戶:qweqweqwe
本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心,對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的總體結(jié)構(gòu)、載波調(diào)制、濾波器設(shè)計(jì)等問(wèn)題進(jìn)行了深入的分析和研究,并給出了模塊的硬件實(shí)現(xiàn)方案。 首先介紹了FPGA技術(shù)的發(fā)展和應(yīng)用,包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成器(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理,確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列,并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù),提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。分析與研究了射頻寬帶濾波器應(yīng)具有的傳輸特性,通過(guò)分析巴特沃思濾波器、切比雪夫?yàn)V波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性,設(shè)計(jì)了發(fā)生器射頻寬帶濾波器。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。
標(biāo)簽: FPGA 擴(kuò)頻信號(hào) 發(fā)生器
上傳時(shí)間: 2013-04-24
上傳用戶:greethzhang
隨著數(shù)字技術(shù)的高速發(fā)展,越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品,一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而,現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn),如測(cè)試圖像種類太少、沒(méi)有動(dòng)態(tài)測(cè)試源、缺乏專用測(cè)試信號(hào)等。為有效克服這些缺陷,作者設(shè)計(jì)并開發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器,可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件,就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列,不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口,穩(wěn)定的信號(hào)輸出,同時(shí)操作靈活、方便,易于升級(jí)更新。 在系統(tǒng)的開發(fā)過(guò)程中,使用了多種硬件、軟件開發(fā)工具,如PROTEL DXP、ISE、MODEL SIM、MATLAB、C#.NET等。由于軟硬件調(diào)試均由同一人完成,因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外,作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上,結(jié)合客觀參數(shù)的指導(dǎo)性,研究并設(shè)計(jì)一種通過(guò)人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào),以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽: FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間: 2013-07-19
上傳用戶:cxl274287265
偽隨機(jī)序列 (Pseudo-Random Sequence,PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域,其設(shè)計(jì)和分析一直是國(guó)際上的研究熱點(diǎn)。混沌序列作為一種性能優(yōu)良的偽隨機(jī)序列,近年來(lái)受到越來(lái)越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件實(shí)現(xiàn),在理論研究與工程應(yīng)用上都是十分有價(jià)值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理論分析和測(cè)試證明具有良好的密碼學(xué)性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機(jī)序列發(fā)生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于這種方法,提出了以現(xiàn)場(chǎng)可編程門陣列 (Field Programmable Gate Array,F(xiàn)PGA)為平臺(tái)的硬件設(shè)計(jì)實(shí)現(xiàn)方案,采用硬件描述語(yǔ)言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整個(gè)系統(tǒng)的設(shè)計(jì),通過(guò)了仿真與適配,完成了硬件調(diào)試;詳細(xì)地論述了系統(tǒng)總體框架及內(nèi)部模塊設(shè)計(jì),重點(diǎn)介紹了TD-ERCS算法實(shí)現(xiàn)單元的設(shè)計(jì),并在系統(tǒng)中設(shè)計(jì)加入了異步串行接口,完善了整個(gè)系統(tǒng)的模塊化,可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設(shè)備中;基于FDELPHI編程環(huán)境,完成了計(jì)算機(jī)應(yīng)用軟件的設(shè)計(jì),為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機(jī)交互界面,也為分析與測(cè)試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便;同時(shí)依據(jù)美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院 (National Institute of Standards andTechnology,NIST)提出的偽隨機(jī)序列性能指標(biāo),對(duì)軟件與硬件系統(tǒng)產(chǎn)生的CPRS進(jìn)行了標(biāo)準(zhǔn)測(cè)試,軟件方法所得序列各項(xiàng)性能指標(biāo)完全合格,硬件FPGA所得序列僅三項(xiàng)測(cè)試未能通過(guò),其原因有待進(jìn)一步研究。
標(biāo)簽: FPGA 偽隨機(jī)序列 發(fā)生器
上傳時(shí)間: 2013-06-20
上傳用戶:heart520beat
DS2438智能電池監(jiān)視器為電池組提供了若干很有價(jià)值的功能:可用于標(biāo)識(shí)電池組的唯一序列號(hào);直接數(shù)字化的溫度傳感器省掉了電池組內(nèi)的熱敏電阻;可測(cè)量電池電壓和電流的A/D轉(zhuǎn)換器;集成電流累積器用于記錄進(jìn)入和流出電池的電流總量;一個(gè)經(jīng)歷時(shí)間紀(jì)錄器;以及40字節(jié)的非易失EEPROM存儲(chǔ)器,可用于存儲(chǔ)重要的電池參數(shù)例如化學(xué)類型、電池容量、充電方式和組裝日期等。
標(biāo)簽: 2438 DS 智能電池 監(jiān)視
上傳時(shí)間: 2013-08-03
上傳用戶:wangrijun
本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結(jié)構(gòu),在此基礎(chǔ)上推導(dǎo)了它的理想頻譜,分析了DDS雜散的來(lái)源及抑制雜散的常用方法;重點(diǎn)研究了DDS中累加器和波形存儲(chǔ)表的設(shè)計(jì)。針對(duì)DDS輸入數(shù)據(jù)刷新率低的特點(diǎn),雙層累加...
標(biāo)簽: 數(shù)字頻率合成器
上傳時(shí)間: 2013-06-03
上傳用戶:SimonQQ
生物醫(yī)學(xué)信號(hào)是源于一個(gè)生物系統(tǒng)的一類信號(hào),像心音、腦電、生物序列和基因以及神經(jīng)活動(dòng)等,這些信號(hào)通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息,它們對(duì)這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價(jià)值。信號(hào)拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準(zhǔn)確性,如何有效地從強(qiáng)噪聲背景中提取有用的生物醫(yī)學(xué)信號(hào)是信號(hào)處理技術(shù)的重要問(wèn)題。 設(shè)計(jì)自適應(yīng)濾波器對(duì)帶有工頻干擾的生物醫(yī)學(xué)信號(hào)進(jìn)行濾波,從而消除工頻干擾,獲得最佳的濾波效果是本研究要解決的問(wèn)題。生物醫(yī)學(xué)信號(hào)具有信號(hào)弱、噪聲強(qiáng)、頻率范圍較低、隨機(jī)性強(qiáng)等特點(diǎn)。由于心電(electrocardiogram,ECG)信號(hào)的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號(hào)高,便于準(zhǔn)確評(píng)估和檢測(cè)濾波效果,本研究采用ECG信號(hào)作為原始的模板信號(hào)。 本研究將新的電子芯片技術(shù)與現(xiàn)代信號(hào)處理技術(shù)相結(jié)合,從過(guò)去單一的軟件算法研究,轉(zhuǎn)向軟件與硬件結(jié)合,從而提高自適應(yīng)速度和精度,而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級(jí)和變更。 采用現(xiàn)場(chǎng)可編程邏輯器件(Field Programmable Gate Array,F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體,加快信號(hào)處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點(diǎn)數(shù)算法,研究中詳細(xì)分析了定點(diǎn)數(shù)的量化效應(yīng)對(duì)自適應(yīng)噪聲消除器的影響,以及對(duì)浮點(diǎn)數(shù)算法和定點(diǎn)數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇,如步長(zhǎng)因子和字長(zhǎng)選擇。研究中以定點(diǎn)數(shù)算法中的步長(zhǎng)因子和字長(zhǎng)選擇,作為FPGA設(shè)計(jì)的基礎(chǔ),利用串并結(jié)合的硬件結(jié)構(gòu)實(shí)現(xiàn)自適應(yīng)濾波器,并得到了預(yù)期的效果,準(zhǔn)確提取改善后的ECG信號(hào)。 研究中,在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬,選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號(hào),在浮點(diǎn)數(shù)情況下,原始信號(hào)通過(guò)采用最小均方LMS(LeastMean Squares)算法的浮點(diǎn)數(shù)自適應(yīng)濾波器后,根據(jù)信噪比的改善和收斂速度,確定不同的最佳μ值,并在定點(diǎn)數(shù)情況下,在最佳μ值的情況下,原始信號(hào)通過(guò)采用LMs算法的定點(diǎn)數(shù)自適應(yīng)濾波器后,根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟(jì)性,確定最佳的定點(diǎn)數(shù)。并了解LMS算法中步長(zhǎng)因子、定點(diǎn)數(shù)字長(zhǎng)值對(duì)信號(hào)信噪比、收斂速度和硬件經(jīng)濟(jì)性的影響。從而得出針對(duì)含有工頻干擾的不同信噪比的原始ECG,應(yīng)該采用什么樣的μ值和什么樣的定點(diǎn)數(shù)才能對(duì)原始ECG的改善和以后的硬件實(shí)現(xiàn)取得最佳的效果,并根據(jù)所得到的數(shù)據(jù)和結(jié)果,在FPGA上實(shí)現(xiàn)自適應(yīng)濾波器,使自適應(yīng)濾波器能對(duì)帶有工頻干擾的ECG原始信號(hào)有最佳的濾波效果。
上傳時(shí)間: 2013-04-24
上傳用戶:gzming
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1