亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

直播星/地面雙國標

  • 基于ARM的嵌入式智能饋電開關的設計與實現

    礦用隔爆饋電開關是煤礦井下配電系統的關鍵設備,用于含有瓦斯或煤塵等爆炸危險環境的礦井中,控制和保護低壓供電網絡。其性能好壞直接影響著煤礦井下的生產安全和生產效率。 論文將嵌入式網絡控制系統應用到饋電開關中,通過對礦山供電系統工作原理、真空饋電開關工作原理以及基于EasyARM2200(Philips LPC2210為處理器、ARM7為內核)嵌入式網絡控制系統的研究,實現了總體網絡拓撲結構的設計和智能饋電開關控制系統硬件電路的設計;通過對嵌入式實時操作系統的移植、嵌入式TCP/IP協議棧的實現和移植以及基于C/S模式下的套接字編程等的研究和分析,完成了監控主機與嵌入式系統的通信軟件和保護控制算法的應用程序的編寫,從而實現了礦井地面監控主機與井下嵌入式系統饋電開關的快速通信,解決了地面監控主機對井下饋電回路及電氣開關的遠程智能監控的難題,設計完成了一套集實時保護控制和遠程監控功能于-身的智能型饋電開關網絡控制系統。

    標簽: ARM 嵌入式 饋電開關

    上傳時間: 2013-05-21

    上傳用戶:a937518043

  • 基于ARM的無線環境監測網的網關設計

    隨著生活水平的提高,人們對環境的要求越來越高,如何獲取實時、可靠的環境數據已經成為一個迫在眉睫的問題,特別是在人跡罕至的地方或者危險區域,傳統的環境監測手段已經無法滿足需要。無線傳感器網絡具有低功耗、自組織、可靠性高等優點,非常適合野外環境監測。 本文介紹了環境監測無線傳感器網絡中的網關設計。從低功耗和可靠性出發,網關的ZigBee通信模塊采用CC2430,負責組建管理無線環境監測網;GPRS模塊采用TC35,實現了環境監測網絡與監控系統的無線數據傳輸;主控制器采用嵌入式處理器LPC2210,通過與ZigBee模塊和GPRS模塊的通信,實現兩種網絡的協議轉換。在硬件設計方面,介紹了主控制器模塊的電源電路、串口電路、存儲器電路、人機交互電路、與ZigBee通信模塊的接口設計、與GPRS模塊接口設計;在軟件設計方面,提出了基于需時中斷的軟件設計方法,移植了μC/OS-II操作系統,設計了串口驅動、ARM與ZigBee通信、ARM發送短消息、人機交互以及監控中心軟件等;對ZigBee網絡中的組網、數據傳輸等進行了研究,設計了星型無線傳感器網絡,介紹了系統的測試情況。結果表明,星型ZigBee環境監測網絡能通過GPRS網絡實現對ZigBee網絡的監測,整個系統具有實時、可靠、低功耗、監測范圍廣等優點。

    標簽: ARM 無線 環境監測 網關設計

    上傳時間: 2013-06-13

    上傳用戶:yuzsu

  • 高吞吐量LDPC碼編碼構造及其FPGA實現

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 基于FPGA的路徑識別圖像傳感器的設計

    基于彩色路徑識別的視覺導航方法是當前自動導航小車領域的研究熱點和方向。視覺導航是指根據地面路徑和被控對象之間的位置偏差控制其運行的方向,因此,地面彩色路徑圖像的攝取及其識別處理就成為視覺導航系統中的基礎和關鍵。在當前的視覺導航系統設計中,圖像處理的硬件平臺都是基于通用微處理器,嵌入式微處理器或者DSP進行設計的。這些處理器一個共同的特點就是數據串行處理,而圖像處理過程涉及大量的并行處理操作,因此傳統的串行處理方式滿足不了圖像處理的實時性要求。 鑒于微處理器這方面的不足,作者提出一種使用FPGA實現圖像識別的并行處理方案,并據此設計一個智能圖像傳感器。該傳感器采用先進的FPGA技術,將圖像采集及其顯示,路徑的識別處理以及通信控制等模塊集成在一個芯片上,形成一個片上系統(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理,獲得彩色路徑的坐標及其方向角,并將處理結果發送給上位機,為自動導航提供控制依據。 本文將彩色路徑的識別處理過程劃分為三個階段,第一階段為顏色聚類識別,以獲得二值路徑圖像,第二階段為數學形態學運算,用于對第一階段中獲得的二值圖像進行去斑處理,第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式,由于上位機需要控制該傳感器執行多種任務,作者定義一種基于異步串行通信的應用層協議,用于上位機對傳感器的控制。在圖像的顯示中,為了彌補圖像采集的速率和VGA顯示速率的不匹配,作者提出一種基于單端口存儲器的圖像幀緩沖機制,通過VGA接口將采集的圖像實時地顯示出來。 根據上述思想,作者完成了系統的硬件電路設計,并對整個系統進行了現場調試。調試結果表明,傳感器系統的各個模塊都能正常工作,FPGA中的數字邏輯電路能夠實時地將路徑從圖像中準確地識別出來,.充分體現了FPGA對路徑圖像的高速處理優勢,達到了設計預期目標,在一定程度上豐富了路徑圖像識別處理的技術和方法。

    標簽: FPGA 路徑識別 圖像傳感器

    上傳時間: 2013-04-24

    上傳用戶:ghostparker

  • 基于FPGA的無人機氣壓高度測量系統

    無人機大氣數據的采集和處理在無人機中占有很重要的位置和作用,它是保障飛機安全飛行以及保證地面控制和操縱人員正確引導飛機、順利完成飛行任務的關鍵所在。在目前廣泛應用的無人機大氣數據測量系統中,多數采用單片機作為大氣數據處理計算機,但是單片機在高速數據采集和處理方面卻存在著抗干擾性差、速度慢等缺點,使測量系統的穩定性和實時性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array,現場可編程門陣列)芯片作為大氣數據處理器,以大氣數據中的氣壓高度為例,介紹了一種基于FPGA技術的無人機氣壓高度測量系統。由于該測量系統中的FPGA數據處理器具有可靠性高、速度快、邏輯功能強等特點,有效地解決了單片機在高速無人機大氣數據測量系統中處理速度較慢、實時性較差的問題。 論文首先介紹了FPGA的基本結構、工作原理、開發設計流程和FPGA編程所采用的VHDL硬件描述語言,還介紹了數字式大氣數據測量系統的基本組成和工作原理,并且詳細闡述了氣壓高度測量的原理和方法;然后提出了基于FPGA的無人機氣壓高度測量系統的整體設計,并對該測量系統各組成部分的硬件電路進行詳細的分析和設計;隨后論文又介紹了氣壓高度測量系統中FPGA的相關軟件設計,并就FPGA內部所設計的各功能模塊的作用、模塊內部結構和工作流程進行詳細的論述;最后使用Modelsim和QuartusII仿真軟件對程序進行功能和時序的仿真,以驗證FPGA內部各功能模塊和FPGA總體設計的正確性,并在所有仿真通過后將程序產生的配置文件下載到FPGA芯片中,在制作和安裝測量系統的電路板后對整個測量系統進行實際的測試,將測試結果與理論值比較并分析測量系統的誤差來源。 根據系統測試的結果,本文驗證了以FPGA芯片為核心的無人機氣壓高度測量系統的可行性,并對該測量系統提出了今后的進一步改進和完善的思路。

    標簽: FPGA 無人機 氣壓 測量系統

    上傳時間: 2013-04-24

    上傳用戶:cx111111

  • 基于FPGA的HDB3編譯碼設計

    一般由信源發出的數字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產生碼間干擾進而直接影響傳輸的可靠性,因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件,具有較高的集成度,能將編解碼電路集成在一片芯片上,而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單,無直流,低頻成份少,可打破長連0和提取同步方便等優點。基于上述情況,本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證,基于FPGA的HDB3碼編譯碼設計與仿真,結果分析與比較三大部分。為了保證該設計的可靠性,首先是進行編譯碼的算法驗證;其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟,通過下載電纜下載到特定的FPGA芯片上,用邏輯分析儀進行時序仿真;最后將算法驗證結果與仿真結果作一對比,分析該研究的可行性與可靠性。 研究表明,基于FPGA的HDB3編譯碼設計具有體積小,譯碼簡單,編程靈活,集成度高,可靠等優點。

    標簽: FPGA HDB3 編譯碼

    上傳時間: 2013-04-24

    上傳用戶:siguazgb

  • 基于DSP和FPGA的機載導航計算機設計

    本文針對應用于軍用直升機上的Doppler/SINS組合導航系統對導航計算機高精度、高性能的要求,設計出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協同合作的機載導航計算機系統。在分析Doppler/SINS組合導航系統模型的特點和系統對導航計算機的需求后,提出了基于DSP和FPGA的機載導航計算機整體設計方案,該方案采用DSP負責導航解算,利用FPGA強大的內部資源擴展系統的通信接口,完成外圍通信模塊控制信號的整合。在導航計算機整體設計方案,包括硬件設計方案和軟件設計方案確立的基礎上,首先對 DSP和FPGA芯片進行選型,其次對實現各個功能模塊的關鍵技術進行研究和開發,包括基于FPGA的數據通信模塊、基于DSP的處理器模塊以及數據存儲模塊,開發過程中做了大量的仿真和驗證,最后對系統進行綜合測試和聯調,并進行了地面跑車實驗。實驗結果證明:系統能夠實時采集IMU角速率和加速度、Doppler雷達的速度等信息,能夠對IMU、Doppler、GPS、航姿系統、高度表等信息進行導航解算,生成當前位置、姿態等導航數據,并能夠完成與機載電子設備間的數據通信與控制。多次的聯調和跑車實驗結果證明,機載導航計算機達到了預期設計的目的,可以有效提高導航系統的運算精度,實現了高性能、小體積、低成本的要求,系統具有較高的應用價值。關鍵詞:Doppler/SINS組合導航,導航計算機,DSP,FPGA

    標簽: FPGA DSP 機載 導航計算機

    上傳時間: 2013-07-25

    上傳用戶:cc1915

  • 全數字OQPSK解調算法的研究及FPGA實現

    隨著各種通信系統數量的日益增多,為了充分地利用有限的頻譜資源,高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術,具有較高的頻譜利用率和功率利用率,廣泛應用于衛星通信系統和地面移動通信系統。因此,對于OQPSK全數字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數字解調的相關理論為指導,成功設計并實現了基于FPGA的OQPSK全數字解調。論文介紹了OQPSK全數字接收解調原理和基于軟件無線電設計思想的全數字接收機的基本結構,詳細闡述了當今OQPSK數字解調中載波頻率同步、載波相位同步、時鐘同步和數據幀同步的一些常用算法,并選擇了相應算法構建了三種系統級的實現方案。通過MATLAB對解調方案的仿真和性能分析,確定了FPGA中的系統實現方案。在此基礎上,本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發平臺上設計了同步解調系統中的各個模塊,還對各模塊和整個系統在ModelSim中進行了時序仿真驗證,并對設計中出現的問題進行了修正。最后,經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試,本文對系統方案進行了最終的改進與調整。 實際測試結果表明,本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優化后還可以向ASIC和系統級SOC轉化,以進一步縮小系統體積、降低成本和提高電路的可靠性,因此具有良好的實際應用價值。

    標簽: OQPSK FPGA 全數字 解調

    上傳時間: 2013-07-14

    上傳用戶:aappkkee

  • 有線數字電視廣播系統信道編碼

    隨著數字電視全國范圍丌播時間表的臨近,數字電視技術得到很大發展,數字電視信號在信源基帶數據和信道傳輸等方面已經進一步標準化,數字電視傳播途徑也越來越廣,在衛星、地面及有線電視網中傳輸數字電視信號得到迅速發展。借著2008年奧運的東風,數字電視領域的應用研究方興未艾。 本課題目的是完成有線數字電視廣播系統的重要設備--調制器的設計和實現,核心器件選用FPGA芯片。系統硬件實現以國家標準GY/T 170-2001(有線數字電視廣播信道編碼與調制規范)為主要依據,以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相關開發板(ML402、ML506)為平臺,主要任務是基于相關標準對其實用技術進行研究和開發。完成了信道編碼和調制的模塊劃分、Verilog HLD程序的編寫(或IP核的調用)和仿真以及在板調試和聯調等工作,設計目的是在提高整個系統集成度的前提下實現多頻點調制。 本文在研究現有數字電視網絡技術和相關產品的基礎上,以國標GY/T170-2001為主要依據并參閱了其他的相關標準,提出了多頻點QAM調制器的實現方案。整個工作包括:模塊劃分,完成了基帶物理接口(輸入)、包頭反轉與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設計或模塊調用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調用)和仿真等工作;成功進行了開發板板級調試,調試的過程中充分利用Xilinx公司的開發板和調試軟件ChipScope,成功設計了驗證方案并進行了模塊驗證;最后進行了各模塊聯調工作,設計了系統驗證方案并成功完成對整個系統的驗證工作。 經測試表明,該系統主要性能達到國家相關標準GY/T 198-2003(有線數字電視廣播QAM調制器技術要求和測量方法)規定的技術指標,可以進入樣機試生產環節。

    標簽: 有線數字電視 廣播系統 信道編碼

    上傳時間: 2013-04-24

    上傳用戶:jiangfire

  • DVBT系統中內編解碼模塊的軟件仿真

    數字電視按傳輸方式分為地面、衛星和有線三種。其中,DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準,目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準,經國際電訊聯盟(ITU)批準的共有三個,包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial,數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee,先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,綜合業務數字廣播)標準。綜合比較起來,歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構,針對DVB-T標準中各模塊的實現進行了闡述,并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后,論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程,重點討論了內編解碼器和內交織/解交織器的算法與實現,并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上,重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后,論文討論了內碼譯碼算法的實現改進,使得Viterbi譯碼更適合在FPGA上實現,同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進,比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣,通過利用4塊RAM對幸存路徑信息的交互讀寫,完成了對傳統回溯算法的改進,實現了加窗回溯的譯碼輸出,同時實現了回溯長度可配置以實現系統不同的性能要求。

    標簽: DVBT 模塊 編解碼

    上傳時間: 2013-08-02

    上傳用戶:遠遠ssad

主站蜘蛛池模板: 稻城县| 和田市| 南安市| 呼和浩特市| 乡城县| 兴安盟| 雷州市| 青阳县| 宁阳县| 于都县| 高要市| 淅川县| 紫阳县| 揭阳市| 获嘉县| 万载县| 雷波县| 东台市| 建平县| 布尔津县| 阜阳市| 怀集县| 泸溪县| 高雄县| 麟游县| 同德县| 廉江市| 从化市| 苏尼特左旗| 平定县| 嘉峪关市| 柯坪县| 靖边县| 肃宁县| 正宁县| 肥东县| 河间市| 高清| 土默特右旗| 沙坪坝区| 固镇县|