中文在线免费视频,极品少妇xxxx精品少妇,中文字幕视频精品一区二区三区

相機(jī)

基于ARM平臺的數碼相框軟件開發

數字攝影的興起不可避免地引起了數碼相框的發展，因為僅有不到35％的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型，把原來相框中間的照片部分換成液晶顯示屏，配上電源，存儲介質等，使得同一個相框內可以循環播放照片，比普通相框的單一顯示功能更有優勢。從2007年開始，數碼相框的市場關注度開始激增。在2008年，數碼相框市場呈現高速發展的態勢，具有極高的潛在市場價值。本論文以此為出發點，進行數碼相框軟件的開發研究工作。作為一款嵌入式產品，核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A，顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面，Bootloader采用較為成熟的u-boot-1.1.4，Linux內核的版本為2.6.12，系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點，進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足，本設計的圖像顯示功能充分利用了觸摸屏功能，實現了圖像的觸摸式移動，使用戶可以自由的觀看放大后的圖像；文件管理功能則設計成了類似windows的文件瀏覽器，不僅具有豐富的文件管理功能，而且使習慣了windows的廣大用戶可以很快的熟悉此功能，并為將來升級為下一代的細分產品——數碼相冊做好準備。本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合；然后在此基礎上進行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT圖形界面的設計。

標簽： ARM 數碼相框軟件開發

上傳時間： 2013-04-24

上傳用戶：rockjablew
FPGA內嵌200MHz低噪聲鎖相環時鐘發生器

FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。

標簽： FPGA 200 MHz 內嵌

上傳時間： 2013-04-24

上傳用戶：變形金剛
基于多相濾波的寬帶DDC及其FPGA實現

隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.

標簽： FPGA DDC 多相濾波寬帶

上傳時間： 2013-04-24

上傳用戶：moerwang
移相全橋（阮新波）

全橋的好書啊，據說是現在移相全橋類書籍的鼻祖啊

標簽： 移相全橋

上傳時間： 2013-07-03

上傳用戶：zhch602
stm32數碼相框

stm32數碼相框stm32數碼相框stm32數碼相框stm32數碼相框stm32數碼相框

標簽： stm 32 數碼相框

上傳時間： 2013-04-24

上傳用戶：xiehao13
單相有源濾波器控制系統的研究

現代家庭中單相供電的用電設備如電腦、電視機、冰箱等都具有非線性特性，都會產生諧波污染電網。本文針對這一現象研究了單相并聯電壓型有源電力濾波器（APF），設計了一個APF控制系統來產生與諧波電流大小相等方向相反的補償電流，并使補償電流實時地跟蹤諧波電流，從而消除諧波電流達到凈化電網。本文對提出的APF控制系統從模擬和數字兩個方面進行了深入的研究。首先，設計了APF的主電路結構，確定了系統中電感電容等元件參數，并根據仿真結果系統地分析了參數變化對系統補償效果的影響，然后根據補償效果選擇最佳的參數值。其次，針對控制系統要求，選用適合系統的電流電壓PI雙環控制系統，通過參數優化后得到了控制器的最優參數，使控制效果達到最優。并從理論上詳細分析了無差拍控制算法。最后，利用滯環比較原理制作了10KHz的三角波發生器，用于PWM調制電路。在對硬件描述語言以及FPGA設計流程深入理解的基礎上，利用Verilog語言實現了雙環PI控制器和PWM發生電路的數字化，使得有源電力濾波器補償精度提高，有更好的可修改性，可使用于很多不同的非線性負載。

標簽： 單相有源濾波器控制系統

上傳時間： 2013-07-27

上傳用戶：aa17807091
基于FPGA的IIR多相濾波器的設計研究

多相濾波器主要應用于脈沖多普勒雷達、通信寬帶數字接收機、雷達自適應波束形成等信號處理領域。在多普勒雷達信號處理中國內外關于FIR濾波器設計研究的報道較多，而對于IIR濾波器的設計研究相對較少，原因是IIR多相濾波器的設計復雜性，使得IIR濾波器在多普勒雷達數字信號處理中難以發揮重要作用。本文以脈沖多普勒雷達信號處理為背景，主要研究數字多相濾波器的特點和設計方法；進而研究數字多相濾波器的數字仿真方法與FPGA實現技術。對于自主研究、設計和實現雷達信號處理的各種結構的濾波器具有重要的意義。本文討論了FIR數字濾波器和IIR數字濾波器的特點和區別。對IIR濾波器的多相結構進行了理論分析，重點研究了IIR多相濾波器的設計原理。根據此原理進行IIR濾波器的多相設計并擴展到多通道和多級結構。在此基礎上，根據本文研究的多普勒雷達回波信號需要四通道處理的要求搭建軟件仿真模型，對所設計的2級4通道IIR多相濾波器組進行了仿真實驗，給出仿真結果，并進行了討論。在完成2級4通道IIR多相濾波器組的軟件仿真后，利用FPGA設計平臺，對該IIR多相濾波器組進行了設計仿真和綜合實現。在實現過程中進行了功能仿真和時序仿真兩級仿真驗證，結果表明在模擬硬件環境中所設計的2級4通道IIR多相濾波器組能夠較好地實現多普勒雷達回波信號多通道的劃分和濾波功能要求，驗證了設計思路和方法的正確性和可行性。

標簽： FPGA IIR 多相濾波器

上傳時間： 2013-04-24

上傳用戶：gongxinshiwo@163.com
matlab中移相變壓器模型

matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度

標簽： matlab 移相變壓器模型

上傳時間： 2013-07-31

上傳用戶：萬有引力
應用于十萬門FPGA的全數字鎖相環設計

在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。

標簽： FPGA 應用于全數字鎖相環

上傳時間： 2013-07-06

上傳用戶：LouieWu
基于FPGA的全數字鎖相環的設計

隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路，在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...

標簽： FPGA 全數字鎖相環

上傳時間： 2013-06-09

上傳用戶：mosliu