LPC1100系列Cortex-M0的最小系統框圖如圖2.1所示。其中時鐘系統是可選部分，這是因為LPC1100系列Cortex-M0內部自帶12MHz的RC振蕩器，并且CPU在上電或者復位的時候默認選擇使用內部RC振蕩器為主時鐘源，所以LPC1100系列Cortex-M0可在無外部晶振的情況下運行，但由于內部RC振蕩器的精度不高（精度為1%），達不到某些片內外設的要求；因此在使用這些片內外設時將不得不使用精度更高的外部晶振。調試接口也不是必需的，但是它在工程開發階段發揮的作用極大，因此至少在樣機調試階段需設計這部分電路。
上傳時間： 2013-11-09
上傳用戶：cicizoe
LVDS、xECL、CML（低電壓差分信號傳輸、發射級耦合邏輯、電流模式邏輯）………4多點式低電壓差分信號傳輸(M-LVDS) ……………………………………………………8數字隔離器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用異步收發機）…………………………………………………………………16CAN（控制器局域網）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收發機及LVDS）……………………………………………………20DVI（數字視頻接口）/PanelBusTM ………………………………………………………22TMDS（最小化傳輸差分信號） …………………………………………………………24USB 集線器控制器及外設器件 …………………………………………………………25USB 接口保護 ……………………………………………………………………………26USB 電源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 橋接器 …………………………………………………………………………………33卡總線 (CardBus) 電源開關 ………………………………………………………………341394 (FireWire®, 火線®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，體效應收發機邏輯+) ………………………………39VME（Versa Module Eurocard）總線 ………………………………………………………41時鐘分配電路 ……………………………………………………………………………42交叉參考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技術支持 …………………………………………………………………………………48 德州儀器（TI）為您提供了完備的接口解決方案，使得您的產品別具一格，并加速了產品面市。憑借著在高速、復合信號電路、系統級芯片 (system-on-a-chip ) 集成以及先進的產品開發工藝方面的技術專長，我們將能為您提供硅芯片、支持工具、軟件和技術文檔，使您能夠按時的完成并將最佳的產品推向市場，同時占據一個具有競爭力的價格。本選擇指南為您提供與下列器件系列有關的設計考慮因素、技術概述、產品組合圖示、參數表以及資源信息：
上傳時間： 2013-10-21
上傳用戶：Jerry_Chow
通過實驗發現:氧化鋁砂紙干式拋光使光纖連接器的回波損耗僅保持在32～38dB 之間;氧化硅砂紙干式拋光會造成光纖端面污損,使得連接器的回波損耗降低到20dB 以下;氧化鋁與氧化硅砂紙濕式拋光均可使光纖連接器的回波損耗提高到45～50dB ,但氧化鋁砂紙濕式拋光會造成80nm 以上的光纖凹陷。因此,制作高回波損耗的光纖連接器應優先選用氧化硅砂紙濕式拋光工藝,拋光時間應控制在20～30s。
上傳時間： 2013-11-19
上傳用戶：123454
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時間： 2014-03-25
上傳用戶：yyyyyyyyyy
1. 使晶閘管導通的條件是什么？ 答：使晶閘管導通的條件是：晶閘管承受正向陽極電壓，并在門極施加觸發電流（脈沖）。 或：uAK>0且uGK>0。
上傳時間： 2013-11-22
上傳用戶：aig85
微波鐵氧體材料分為多晶和單晶兩種。多晶材料按晶體結構分，主要要尖晶石型、石榴石型和磁鉛石型三種。
上傳時間： 2013-11-09
上傳用戶：fac1003
本書內容分8章，分別介紹電力電子器件、可控整流電路、有源逆變電路、晶閘管觸發電路、晶閘管的其他應用、無源逆變電路、PWM控制技術、直流斬波電路等。
上傳時間： 2013-10-15
上傳用戶：破曉sunshine
晶圓切割機主要是負責將晶圓上所制好的晶粒切割分開，以便后續的工作。在切割之前要先利用貼片機將晶圓粒貼在晶圓框架的膠膜上。
標簽： 切割機
上傳時間： 2013-11-12
上傳用戶：chongchong1234
MEMS是融合了硅微加工,LIGA和精密機械加工等多種加工技術,并應用現代信息技術構成的微型系統.
上傳時間： 2013-10-13
上傳用戶：66666
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
