亚洲视屏一区,亚洲男女一区二区三区,国产精品制服诱惑

硬件中斷

向量中斷即中斷源的識別標志，可用來存放中斷服務程序的入口地址或跳轉到中斷服務程序的入口地址。

基于DSP控制的直流調速系統及其自適應方案的研究.rar

直流電動機具有優良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統控制器采用分立元件,其故障率高,穩定性差,技術落后,很難滿足生產的需要.隨著計算機技術及通信技術的發展,數字化直流調速系統克服了這一不足,成為直調系統的主流. 本文設計的系統以DSP為主控芯片,監控系統控制芯片使用P89C669單片機,通過上下位機的數據通訊,實現系統參數設計和調節的數字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現了系統的雙閉環控制. 5.針對由于負載、轉動慣量等的變化影響系統的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環調速系統自適應的Narendra方案的具體實現,通過仿真驗證方案的可行性.

標簽： DSP 控制直流調速系統

上傳時間： 2013-04-24

上傳用戶：kennyplds
基于DSP的永磁同步電動機矢量控制系統的研究與軟件開發.rar

隨著永磁同步電機在許多領域得到廣泛應用，對永磁同步電機的研究成為一種必然的發展趨勢，具有實際的意義和價值。本文采用TI公司專用于電機控制的TMS320F240型數字信號處理器作為核心，開發了全數字化的永磁同步電機矢量控制調速系統的軟件，并在改進的清華電機控制試驗平臺上進行了帶機試驗，結果驗證了系統設計方案的可行性。本文首先深入的研究了永磁同步電機的矢量控制理論，建立了永磁同步電機數學模型，并在此基礎上討論了永磁同步電機的矢量控制調速方案；然后，以清華電機控制試驗平臺為基礎介紹了控制系統硬件結構，其中主要論述了控制電路各部分及外圍輔助電路的設計和調試。在硬件的基礎上，軟件采用匯編語言編程，實現了轉速和電流雙閉環矢量控制，并給出了系統主程序和PWM下溢中斷處理程序流程圖，永磁同步電機矢量控制的主要控制策略如轉子相位的初始化、電流采樣、速度位置采樣、矢量坐標變換、sinθ、cosθ值生成、PI調節、空間電壓矢量(SVPWM)模塊等都是在PWM下溢中斷服務子程序中完成的。為達到數值的統一，對軟件中所采用的參數進行了定標。最后在基于硬件平臺的基礎上，對軟件進行帶機調試，試驗表明電機能快速響應并跟蹤給定轉速，從而證明整個系統設計的正確性。另外，本文還在MATLAB／SIMULINK的基礎上，建立采用模糊神經網絡控制器的永磁同步電機的仿真模型，仿真結果表明：該控制系統具有較好的位置響應和抗干擾能力強。在論文的最后，對全文的工作做了總結。

標簽： DSP 永磁同步電動機矢量控制系統

上傳時間： 2013-07-27

上傳用戶：er1219
基于DSP在線式UPS的研究.rar

不間斷電源(UPS)是一種能提供優質電源并保證電源供應連續的電力電子裝置。它的應用范圍廣泛，在很多領域，UPS已經成了標準配置。采用數字信號處理器(DSP)實現UPS的數字化控制是當前許多UPS設計者關注的問題。DSP在UPS中的應用主要集中在兩個方面：一是將各種先進的控制方法用于逆變實時數字控制；二是利用DSP實現更準確更迅速的鎖相環控制。本文分析了當前逆變控制的各種方案，針對逆變的擾動及諧波周期出現的特點，采用了重復控制來提高逆變輸出的穩態特性。因為重復控制具有一個周期延遲控制的特點，本文也采用了PID控制來改善逆變控制的動態性能。本文分析了目前重復控制的常用方案，在建立UPS逆變濾波電路數學模型的基礎上設計了新的重復控制和PID控制結合的方案。對重復控制與PID復合控制方案在MATLAB中作了仿真。仿真試驗證明了控制方案的有效性。在硬件方面，設計了在線式UPS系統中DSP的接口電路，其中包括DSP供電電路，蓄電池電壓過低檢測電路，市電及輸出電壓過零檢測等電路。對DSP的資源進行了分配，充分利用了DSP的外設多和速度快的特點。在軟件方面，設計了各部分的程序，其中包括主程序，軟件鎖相及正弦參考信號生成程序，輸出有效值控制程序以及各種相關的中斷及保護程序。本文結合實際，搭建了實驗線路，給出了實驗線路的原理及各部分的實驗電路。該實驗電路可對逆變控制過程和鎖相環節進行控制實驗。本文將PID控制與重復控制相結合，對逆變器輸出進行控制，驗證了重復控制與PID復合控制的有效性。本文還對UPS的DSP數字化控制作了研究，這些都對UPS技術的進步有積極的作用。

標簽： DSP UPS

上傳時間： 2013-05-17

上傳用戶：t1213121
USB2.0硬件設計.rar

USB2.0硬件設計.pdf,8.06M,342頁

標簽： USB 2.0 硬件設計

上傳時間： 2013-05-20

上傳用戶：大融融rr
基于FPGA的通用異步收發器的設計.rar

通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。

標簽： FPGA 異步收發器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的PCI軟核模塊的研究與實現.rar

本課題是在課題組已實現的高速串行通信平臺的基礎上，進一步引伸，設計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實現更完整的功能提供平臺。本文以此為背景，基于FPGA平臺，搭建以開源的PCI軟核為核心的串行通信接口平臺，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復雜的PCI總線協議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統開發板作為串行通信接口的硬件實驗平臺，實現了支持配置讀/寫交易、單數據段讀/寫、突發模式讀/寫、命令/地址譯碼功能和數據傳送錯誤檢測與處理功能的PCI軟核。本文主要闡述了以PCI軟核為核心的串行通信平臺的實現，首先介紹了PCI軟核的編程語言、軟件工具和硬件實驗平臺Spartan-II FPGA芯片XC2S200-6FG456C系統開發板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側信號的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態機接收、發送數據等過程，分析了PCI軟核的數據收發功能仿真，主要包括配置讀/寫交易、單數據段模式讀/寫和突發模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅動，內容包括驅動程序簡介、驅動程序的開發、中斷處理、驅動程序與應用程序之間的通信以及應用程序操作。最后，對PCI軟核的各種性能進行了比較分析。整個模塊設計緊湊，完成在實驗平臺上的數據發送。設計選用硬件描述語言VerilogHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。之后，將FPGA設計下載到Spanan-II FPGA芯片XC2S200-6FG456C系統開發板中運行。文章最后指出工作中的不足之處和需要進一步完善的地方。

標簽： FPGA PCI 軟核

上傳時間： 2013-04-24

上傳用戶：sc965382896
基于FPGA的ICT在線測試儀硬件設計.rar

焊有元件的印制電路板在線測試是印制電路板生產過程中的一個重要環節，關系著整個電子產品的質量。本文在深入研究國內外印制電路板自動測試技術的基礎上，結合當前先進的電子技術，設計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。本文設計的在線測試儀系統包括控制器電路、信號發生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現與上位機間的通信。針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設計并完成了一信號發生電路，可輸出幅值可調的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調的交流信號。針對數字器件的測試，本文將數字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數字器件的測試原理和方法進行了詳細的描述，在文中給出了相關的硬件測試電路圖。本設計中，所有測試激勵信號經測試電路后輸出的測試結果都是直流電壓信號，所以本文設計了一通用信號采集電路來完成對測試結果的取樣。本文還設計了開關矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計，本文采用USB通信方式與上位機進行有效的數據交換，并通過USB接口芯片完成了硬件電路的設計。在軟件方面，本文采用NiosⅡ C語言完成所有軟件設計，以協助硬件部分來完成對印制電路板的測試工作。本文已完成各部分電路試驗及系統聯調，試驗證明設計達到了項目預定要求。

標簽： FPGA ICT 在線測試儀

上傳時間： 2013-08-02

上傳用戶：fywz
基于FPGA的硬件防火墻設計和實現.rar

本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等；防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。

標簽： FPGA 硬件防火墻

上傳時間： 2013-06-21

上傳用戶：zxh1986123
基于DSP和FPGA導航計算機硬件電路研究與設計.rar

為適應組合導航計算機系統的微型化、高性能度的要求，拓寬導航計算機的應用領域，本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協同合作的導航計算機系統。論文在闡述了組合導航計算機的特點和應用要求后，提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器，由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合；DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發，且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次，詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制，將采集處理按照功能劃分四個相對獨立的任務，這些任務在DSP/BIOS的調度下，按照用戶指定的優先級運行，大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上，本文首先討論了系統硬件整體設計和軟件開發流程；其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作，涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊；最后，對導航計算機系統進行了聯合調試工作，并對各個模塊進行了詳細的功能測試與驗證，完成了微型導航計算機系統的制作。以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求，適應了其高性能、低成本、低功耗的發展方向。

標簽： FPGA DSP 導航計算機

上傳時間： 2013-04-24

上傳用戶：lishuoshi1996
基于FPGA的H264編碼器的硬件的實現.rar

對于H.264視頻編碼系統，雖然單純用軟件也可以實現整個編碼過程，但是由于整個編碼系統的算法復雜度很高，里面又有大量的數學運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現。本文正是基于上述的想法，通過使用FPGA豐富的內部資源來實現H.264的編碼。本系統流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數據轉換為ITU656格式的數字視頻數據，然后由FPGA讀取并進行預測、變換和編碼，最后將編碼生成的碼流通過USB接口發送到PC端進行解碼和顯示。

標簽： FPGA H264 編碼器

上傳時間： 2013-06-30

上傳用戶：hehuaiyu