<li id="w2224"></li>
此曼徹斯特碼的解碼程序是采用VHDL硬件語言編寫的。
標(biāo)簽： VHDL 硬件 曼徹斯特 語言
上傳時(shí)間： 2013-09-06
上傳用戶：zhouli
protel99se 嵌入式系統(tǒng)設(shè)計(jì)硬件設(shè)計(jì)工具
標(biāo)簽： protel 99 se 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-09-12
上傳用戶：wpwpwlxwlx
凌力爾特公司的 LT®5575 直接轉(zhuǎn)換解調(diào)器實(shí)現(xiàn)了超卓線性度和噪聲性能的完美結(jié)合。
標(biāo)簽： 高線性度 元件 直接轉(zhuǎn)換 接收器
上傳時(shí)間： 2013-11-10
上傳用戶：mikesering
硬件設(shè)計(jì)
標(biāo)簽： 硬件設(shè)計(jì) 濾波電路 軟件濾波 算法
上傳時(shí)間： 2014-12-23
上傳用戶：YYRR
硬件
標(biāo)簽： 硬件設(shè)計(jì)
上傳時(shí)間： 2013-12-25
上傳用戶：pwcsoft
華為硬件工程師培訓(xùn)資料，單片機(jī)，嵌入式。
標(biāo)簽： 華為 硬件工程師
上傳時(shí)間： 2013-10-26
上傳用戶：zhishenglu
看看華為硬件工程師怎么調(diào)電路
上傳時(shí)間： 2013-10-08
上傳用戶：fdmpy
硬件工程師手冊
標(biāo)簽： 200.8 20 硬件工程師
上傳用戶：zhtzht
為了縮短加法電路運(yùn)行時(shí)間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為零的運(yùn)算結(jié)果，節(jié)省了進(jìn)位選擇等待的時(shí)間，最后利用XILINX進(jìn)行時(shí)序仿真，在FPGA上進(jìn)行驗(yàn)證，可穩(wěn)定運(yùn)行在高達(dá)50兆的頻率，理論分析與計(jì)算機(jī)仿真表明該算法切實(shí)可行、有效并且易于實(shí)現(xiàn)。
標(biāo)簽： 進(jìn)位 加法器 硬件 電路實(shí)現(xiàn)
上傳時(shí)間： 2013-12-19
上傳用戶：jshailingzzh
臺(tái)灣硬件工程師15年layout資料
標(biāo)簽： layout 硬件工程師
上傳時(shí)間： 2013-10-10
上傳用戶：wanglf7409
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="wsw4c"></rt>
