基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達(dá)到了約150dB的信噪比。作為一個靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達(dá)到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實(shí)現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
硬件測試報(bào)告,做硬件的朋友可以看看. 硬件測試報(bào)告,做硬件的朋友可以看看.
上傳時間： 2013-07-29
上傳用戶：fanboynet
·詳細(xì)說明：MP3制作方法和原理圖(包括硬件部分知識)-MP3 manufacture method and schematic diagram (including hardware partial knowledge) 文件列表: MP3制作 .......\新型MP3解碼芯片VS1001K及其應(yīng)用.files .......\.............
上傳時間： 2013-05-27
上傳用戶：yph853211
由于各種非線性電力電子裝置的和功率開關(guān)器件的廣泛應(yīng)用產(chǎn)生了諧波。隨著對電能質(zhì)量要求的不斷提高，各種治理諧波的電力電子裝置就產(chǎn)生了。諧波治理的方法主要有無源濾波技術(shù)和有源電力濾波器技術(shù)。傳統(tǒng)的方法采用LC 無源濾波器，與無源濾波器相比有源電力濾波器具有很大的優(yōu)越性，因此越來越多的應(yīng)用到治理諧波污染中。隨著以DSP 和FPGA 的高速發(fā)展，以全數(shù)字化控制技術(shù)實(shí)現(xiàn)的有源電力濾波器必將更多的應(yīng)用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現(xiàn)狀和發(fā)展趨勢。介紹了有源濾波器的基本的工作原理；分類；諧波的檢測方法和控制策略，在各個方法的比較上選用基于瞬時無功功率理論的諧波檢測法對諧波電流進(jìn)行了檢測。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設(shè)計(jì)方案，重點(diǎn)研究了三相并聯(lián)型有源濾波器的控制系統(tǒng)及硬件設(shè)計(jì)。本文還對系統(tǒng)的功率器件進(jìn)行了分析并選用IGBT 作為其開關(guān)器件。設(shè)計(jì)了IGBT 驅(qū)動及保護(hù)電路，利用理論分析和仿真結(jié)果設(shè)定了系統(tǒng)直流側(cè)電容和輸出電感的參數(shù)。對整個系統(tǒng)進(jìn)行了Simulink 仿真實(shí)驗(yàn)，選用DSP 和和FPGA 作為核心處理芯片，DSP 用來采集數(shù)據(jù)并檢測諧波，F(xiàn)PGA 用來實(shí)現(xiàn)PWM 脈沖的輸出。設(shè)計(jì)并調(diào)試出非線性負(fù)載，傳感器采集，電流電壓調(diào)理電路，主電路，過零檢測電路，IGBT 的驅(qū)動及吸收緩沖電路。并在此基礎(chǔ)上搭建出了試驗(yàn)平臺。給出了DSP 及FPGA 的軟件設(shè)計(jì)思想和流程。
標(biāo)簽： FPGA 有源濾波器 硬件設(shè)計(jì)
上傳時間： 2013-04-24
上傳用戶：youth25
·VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)
標(biāo)簽： VHDL 硬件描述語言 數(shù)字邏輯 電路設(shè)計(jì)
上傳時間： 2013-04-24
上傳用戶：李彥東
·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 錄譯者序前言第1章 簡介&n
標(biāo)簽： nbsp Verilog HDL 硬件描述語言
上傳時間： 2013-07-02
上傳用戶：6404552
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對CCD探測系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測系統(tǒng)，能夠滿足空間光強(qiáng)的測量并實(shí)現(xiàn)光信號的識別和處理。 本文研究了CCD探測系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動時序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號處理。基于FPGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過程序的改變，對CCD驅(qū)動頻率、模數(shù)轉(zhuǎn)換器采樣時刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪問、信息共享等優(yōu)勢，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過對其應(yīng)用軟件的開發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：hainan_256
隨著經(jīng)濟(jì)的發(fā)展，科學(xué)技術(shù)的進(jìn)步，永磁電機(jī)的研發(fā)和控制技術(shù)都有了快速的發(fā)展。永磁電機(jī)的發(fā)展也帶來了永磁電機(jī)控制器的發(fā)展，電機(jī)控制器已經(jīng)由傳統(tǒng)的模擬元件控制器，逐漸轉(zhuǎn)向數(shù)模混合控制器、全數(shù)字控制器。基于現(xiàn)場可編程門陣列(FPGA——Field Programmable Gate Array)的新一代數(shù)字電機(jī)控制技術(shù)得到越來越多的關(guān)注。現(xiàn)在的FPGA不僅實(shí)現(xiàn)了軟件需求和硬件設(shè)計(jì)的完美集合，還實(shí)現(xiàn)了高速與靈活性的完美結(jié)合，使其已超越了ASIC器件的性能和規(guī)模。在工業(yè)控制領(lǐng)域，F(xiàn)PGA雖然起步較晚，但是發(fā)展勢頭迅猛。 本文在介紹了傳統(tǒng)無刷直流電機(jī)控制技術(shù)的基礎(chǔ)上，分析了采用FPGA實(shí)現(xiàn)電機(jī)控制的優(yōu)點(diǎn)。詳細(xì)介紹了使用硬件編程語言，在FPGA中編程實(shí)現(xiàn)永磁無刷直流電機(jī)速度閉環(huán)控制的各個關(guān)鍵環(huán)節(jié)，如：PI調(diào)節(jié)器、數(shù)字PWM等等。在實(shí)現(xiàn)永磁無刷直流電機(jī)速度閉環(huán)控制的同時，將速度檢測環(huán)節(jié)采用FPGA實(shí)現(xiàn)，減小了系統(tǒng)硬件開銷。在實(shí)現(xiàn)單臺永磁無刷直流電機(jī)速度閉環(huán)控制的基礎(chǔ)上，本文在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了多臺永磁無刷直流電機(jī)的速度閉環(huán)獨(dú)立控制系統(tǒng)。介紹了采用FPGA進(jìn)行多臺電機(jī)控制具有獨(dú)特的優(yōu)勢，這些優(yōu)勢使得FPGA在實(shí)現(xiàn)多臺電機(jī)控制時非常方便，具有單片機(jī)(MCU)和數(shù)字信號處理器(DSP)無法比擬的優(yōu)點(diǎn)。文中對基于FPGA的單臺和多臺永磁無刷直流電機(jī)控制系統(tǒng)分別進(jìn)行了實(shí)驗(yàn)驗(yàn)證。 FPGA編程靈活，設(shè)計(jì)方便，本文在FPGA中實(shí)現(xiàn)了各種不同的PWM調(diào)制方式。從電路方面詳細(xì)分析了采用不同的PWM調(diào)制，換相時無刷直流電機(jī)母線的反向電流問題。借助FPGA平臺，對各種PWM調(diào)制方式進(jìn)行了實(shí)驗(yàn)，對理論分析進(jìn)行了驗(yàn)證。 另外，本文介紹了目前非常流行的一種FPGA圖形化設(shè)計(jì)方法，即基于XSG(Xilinx System Generator)的FPGA設(shè)計(jì)。這種設(shè)計(jì)方法具有圖形化、模塊化的優(yōu)點(diǎn)，大大方便了用戶的FPGA開發(fā)設(shè)計(jì)。在XSG中建立的仿真系統(tǒng)，區(qū)別于傳統(tǒng)的Simulink仿真，可以直接生成相應(yīng)的硬件編程語言代碼下載到FPGA中運(yùn)行。本文借助XSG軟件設(shè)計(jì)在XSG/Simulink中實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的混合建模算法，并進(jìn)行了仿真。
標(biāo)簽： FPGA 永磁電機(jī) 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：wangyi39
·詳細(xì)說明：DSP2407/5402硬件+CCS指南
上傳時間： 2013-06-30
上傳用戶：doudouzdz
·嵌入式系統(tǒng)硬件設(shè)計(jì)
標(biāo)簽： 嵌入式系統(tǒng) 硬件設(shè)計(jì)
上傳時間： 2013-05-25
上傳用戶：yatouzi118
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
