波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-04-24
上傳用戶：firstbyte
隨著現代工業的高速發展，電力系統的非線性負荷日益增多，嚴重地污染了電網的環境，威脅著電網中的各種電氣設備的安全經濟運行，不論從保證電力系統和供電系統的安全經濟運行或是從保證設備和人身的安全來看，對諧波污染造成的危害影響加以經常監測和限制都是極為迫切的。諧波測量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內外已有各種諧波檢測的研究，形成了多種諧波檢測方法，基于快速傅立葉變化的FFT是當前諧波檢測中應用最為廣泛的一種諧波檢測方法。特別是經過技術補償后的FFT算法，在諧波檢測中具有更好的性能。但該方法在實現上主要是采用通用DSP器件(比如TI公司產品)，其實時性不強，影響了檢測性能。隨著微電子技術和數字信號處理技術的發展，基于FPGA的數字信號處理具有高速、開發簡便、易于形成ASIC等優勢而得到了廣泛的應用。論文在分析諧波測量方法的基礎上，提出了基于FPGA實現電網諧波測量系統。以嵌入式處理器NiosⅡ為核心，實現了電網諧波分析的周期圖功率譜分析方法。在整個系統硬件設計的基礎上，主要完成了基-28點、16點、32的FFT模塊、完成了求模運算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號的譜結構與實際系統輸出的譜結構，驗證了該實現方法的正確性。
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注?；贔PGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
這份應用筆記描述了stm32硬件實現特性如電源提供，時鐘管理，重置控制，啟動模式的設置和調試管理。
上傳時間： 2013-06-29
上傳用戶：mhp0114
本文對基于脈動陣列結構的RSA公鑰密碼協處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現算法，同時系統的研究了脈動陣列結構這一專用處理器設計模型，結合器件特性設計出一種適于在FPGA上實現的模乘運算電路結構，通過引入流水線技術，實現了兩次模乘運算并行處理。在此基礎上，引入可變參數的設計理念，完成了可變參數模冪運算電路的設計與實現工作，有效的提高了算法硬件實現的靈活性。
上傳時間： 2013-07-16
上傳用戶：playboys0
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
指紋識別作為生物特征識別的一種，在身份識別上有著其他手段不可比擬的優越性：人的指紋具有唯一性和穩定性；隨著指紋傳感器性能的提高和價格的降低．指紋的采集相對容易；指紋識別算法已經比較成熟
上傳時間： 2013-07-28
上傳用戶：chongcongying
心血管疾病是當今危害人類健康的主要疾病之一，心電圖檢查是臨床上診斷心血管疾病的重要方法。心電圖準確的自動分析與診斷對于心血管疾病的診斷起著關鍵的作用，也是國內外學者所熱衷的研究課題。QRS復合波的檢測是心電自動分析的關鍵環節，檢出的位置精度關系到后續處理和分析的正確性和準確性。 本文在總結前人工作的基礎上，對基于小波變換的QRS復合波檢測算法做了深入研究;并針對小波變換算法與心電檢測算法的結構提出了一種硬件實現方法。本文的主要內容包括基于小波變換的心電信號檢測算法設計和該算法在FPGA系統上的實現兩個部分。 對國內外近年內發展起來的各種心電檢測方法進行了總結，并綜合考慮檢出率和硬件實現的實時性等問題，采用小波變換方法對QRS復合波進行檢測。根據QRs復合波經小波變換后，心電特征波在某些尺度上對應有相對明顯的模極值對，通過在對應尺度上判斷模極值對，進而檢測出對應的特征波。 設計了基于小波變換的心電信號檢測算法的FPGA實現系統。系統主要包含三個模塊：心電信號預處理模塊、小波分解模塊和檢測模塊。心電信號預處理模塊對輸入的心電信號進行濾波預處理，以消除工頻干擾和基線漂移。小波分解模塊采用流水線設計，即把各層小波分解分成各個模塊獨立實現，以提高運算效率。檢測模塊的功能是利用小波分解模塊的輸出結果在各尺度上尋找模極值對，并根據檢測策略檢測QRS復合波。 本文采用Veillog語言對設計進行了仿真驗證，并通過MIT-BIH心律失常標準數據庫對本文的設計實現進行性能評估，獲得了較好的檢出率。同時，綜合結果也表明系統時鐘能夠工作在較高的頻率，足以滿足高速實時對心電信號的處理與檢測。
上傳時間： 2013-04-24
上傳用戶：daoxiang126
8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構，包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊，每個模塊的功能與設計，同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數據線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數據論文網’’上搜索過，都沒有發現有類似的設計，帶硬件浮點運算器的8051可謂是一次創新，希望在實際應用中能有用武之地。
上傳時間： 2013-04-24
上傳用戶：13081287919
freescale單片機硬件設計freescale單片機硬件設計freescale單片機硬件設計
上傳時間： 2013-07-21
上傳用戶：tuilp1a
