<dl id="s2o2k"></dl>
自上個(gè)世紀(jì)九十年代以來，我國著名學(xué)者、現(xiàn)中國科學(xué)院院士、清華大學(xué)陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的應(yīng)用物理中的逆問題，例如費(fèi)米體系逆問題、信號處理等，開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價(jià)。華僑大學(xué)蘇武潯、張渭濱教授等則把Mobius變換的方法應(yīng)用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中，把這種正交函數(shù)族應(yīng)用于系統(tǒng)的相干調(diào)制解調(diào)中，取代傳統(tǒng)通信系統(tǒng)中調(diào)制解調(diào)所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高，保密性加強(qiáng)，而且正交函數(shù)族產(chǎn)生很方便。 本文從軟件仿真和硬件實(shí)現(xiàn)兩個(gè)方面對Chen-Mobius通信系統(tǒng)進(jìn)行了驗(yàn)證。首先，利用MATLAB軟件構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，通過計(jì)算機(jī)編程，對Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進(jìn)行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，在QuartusⅡ軟件平臺(tái)上，利用VHDL語言文本輸入和原理圖輸入的方法構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，對該系統(tǒng)進(jìn)行了仿真，包括設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；再次，在QuartusⅡ軟件仿真的基礎(chǔ)上，在Altera公司的Stratix GX芯片上，實(shí)現(xiàn)了硬件的編程和下載，從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實(shí)現(xiàn)；最后，從MATLAB軟件仿真和硬件實(shí)現(xiàn)的結(jié)果出發(fā)，通過分析系統(tǒng)的性能，簡單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應(yīng)用前景。 本文通過軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯(cuò)誤概率曲線，從理論上驗(yàn)證了該系統(tǒng)的強(qiáng)的抗干擾能力；利用FPGA完成了系統(tǒng)的硬件實(shí)現(xiàn)，從實(shí)際上驗(yàn)證了該系統(tǒng)的可實(shí)現(xiàn)性。從兩方面都可以說明，Chen-Mobius通信系統(tǒng)雖然只是一個(gè)新的起點(diǎn)，但它卻預(yù)示著光明的應(yīng)用前景。
標(biāo)簽： ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶：sa123456
近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術(shù)領(lǐng)域的研究熱點(diǎn)，光纖光柵傳感器可以工作在強(qiáng)電磁場、高溫有腐蝕性的以及有爆炸危險(xiǎn)性的惡劣環(huán)境中，且易于將多個(gè)光纖光柵串聯(lián)在一起構(gòu)成光纖光柵陣列，實(shí)現(xiàn)分布式傳感，這是其他傳感元件所不及的。 本文設(shè)計(jì)了光纖光柵傳感網(wǎng)絡(luò)可調(diào)諧法布里-珀羅(Fabry-Perot)腔解調(diào)測試系統(tǒng)。系統(tǒng)主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調(diào)技術(shù)，分析和比較了幾種常見的波長解調(diào)方法，由于F-P腔調(diào)諧范圍寬，可以實(shí)現(xiàn)多點(diǎn)測量，因此決定采用可調(diào)諧F．P腔法進(jìn)行信號解調(diào)。對可調(diào)諧 F-P腔解調(diào)法做了理論分析和研究，并通過Matlab仿真對影響F-P濾波效果的腔長和反射率兩個(gè)參數(shù)進(jìn)行了優(yōu)化設(shè)計(jì)。在電路部分，首先設(shè)計(jì)整形電路將光電探測器的輸出信號整形成矩形脈沖信號，設(shè)計(jì)了計(jì)算中心波長的方法，最后搭建了硬件電路來驗(yàn)證中心波長的計(jì)算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復(fù)位電路，串口電路，JTAG 調(diào)試接口，數(shù)碼管顯示等。軟件方面，設(shè)計(jì)了相關(guān)的軟件程序和模擬信號源，最后利用模擬信號源作為該解調(diào)測試系統(tǒng)的信號進(jìn)行實(shí)驗(yàn)驗(yàn)證，得出實(shí)驗(yàn)數(shù)據(jù)，經(jīng)過分析驗(yàn)證了該解調(diào)測試系統(tǒng)的可行性。
標(biāo)簽： ARM 光纖光柵 傳感網(wǎng)絡(luò) 解調(diào)器
上傳時(shí)間： 2013-05-26
上傳用戶：hooooor
本文設(shè)計(jì)的井下網(wǎng)絡(luò)分站作為“煤礦安全自動(dòng)檢測、監(jiān)控及管理系統(tǒng)”的一個(gè)重要的組成部分，以ARM微控制器為核心，以操作系統(tǒng)μC/OS-Ⅱ?yàn)椴僮髌脚_(tái)，采用TCP/IP協(xié)議棧實(shí)現(xiàn)了分站的網(wǎng)絡(luò)通信功能，很好的解決了當(dāng)前煤礦企業(yè)安全監(jiān)控系統(tǒng)通信協(xié)議不一致的問題。 在硬件方面，嚴(yán)格按照《煤礦安全監(jiān)控系統(tǒng)通用技術(shù)要求》完成了監(jiān)控分站的總體硬件設(shè)計(jì)，并通過驅(qū)動(dòng)網(wǎng)卡芯片RTL8019AS實(shí)現(xiàn)了以太網(wǎng)連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片，它帶有16KB的靜態(tài)RAM和256KB的高速FLASH，包含8路10位A/D，還有多個(gè)串行接口，可使用的GPIO高達(dá)76個(gè)(使用了外部存儲(chǔ)器)，很好了滿足了分站外接傳感器的多樣化要求。在人機(jī)對話方面，系統(tǒng)擴(kuò)展了128×64的液晶和1×4的鍵盤。在通信方面，采用TCP/IP協(xié)議與地面主機(jī)進(jìn)行通信，將各種參數(shù)傳送到地面主機(jī)進(jìn)行復(fù)雜的運(yùn)算處理。 在軟件方面，介紹了嵌入式操作系統(tǒng)μC/OS-Ⅱ的移植過程，并在此基礎(chǔ)上分析了TCP/IP協(xié)議棧的實(shí)現(xiàn)；制定了統(tǒng)一的數(shù)據(jù)交換格式；通信過程中采用了標(biāo)準(zhǔn)的TCP/IP協(xié)議；詳細(xì)介紹了幾個(gè)主要程序模塊的編程思路，如LCD顯示、外部輸入頻率信號的計(jì)數(shù)及數(shù)據(jù)存儲(chǔ)，并給出了在實(shí)際編程過程中遇到的問題及解決方法。 本監(jiān)控分站根據(jù)《本質(zhì)安全型“i”》標(biāo)準(zhǔn)將外部接入設(shè)備和分站作了電氣隔離，該分站具有2路A/D數(shù)據(jù)采集；6路光電隔離數(shù)字量輸入；2路光電隔離數(shù)字量輸出對外部設(shè)備進(jìn)行遠(yuǎn)程管理和控制；人機(jī)接口提供人機(jī)交互界面，提供按鍵操作和數(shù)據(jù)顯示；RS485通信接口負(fù)責(zé)與外界設(shè)備進(jìn)行通信；網(wǎng)絡(luò)通信接口負(fù)責(zé)為各種監(jiān)測監(jiān)控系統(tǒng)提供兼容的接入接口；非易失性鐵電存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)區(qū)以保證掉電后存儲(chǔ)數(shù)據(jù)不丟失。
標(biāo)簽： ARM 網(wǎng)絡(luò) 分
上傳時(shí)間： 2013-04-24
上傳用戶：13160677563
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對SDRAM內(nèi)存的使用采取即時(shí)申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
隨著全球經(jīng)濟(jì)不斷增長和信息技術(shù)持續(xù)發(fā)展，越來越多用戶提出了對數(shù)據(jù)、語音和視訊等寬帶接入業(yè)務(wù)的需求。傳統(tǒng)的接入網(wǎng)技術(shù)己成為新一代寬帶通信網(wǎng)絡(luò)建設(shè)的瓶頸，通信網(wǎng)絡(luò)的寬帶化成為一個(gè)必然的趨勢。在眾多新興的接入技術(shù)中，寬帶無線接入技術(shù)以其特有的優(yōu)勢成為近年來通信技術(shù)市場的最大亮點(diǎn)?；贗EEE802．16e的WiMAX技術(shù)作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案，正以其優(yōu)異的性能和廣闊的市場前景而倍受關(guān)注。 本文是基于WiMAX技術(shù)的網(wǎng)絡(luò)終端的設(shè)計(jì)，根據(jù)IEEE802.16e協(xié)議，物理層需要對收發(fā)信息進(jìn)行編解碼、調(diào)制解調(diào)等的處理，其中包含很多運(yùn)算密集的算法；這些處理有些適合硬件邏輯實(shí)現(xiàn)，有些適合數(shù)字信號處理器實(shí)現(xiàn)，所以設(shè)計(jì)采用了FPGAs+DSPs的實(shí)現(xiàn)方式?？紤]對接收和發(fā)送數(shù)據(jù)的不同處理，在詳細(xì)分析上行和下行鏈路的工作過程的基礎(chǔ)上，對模塊的進(jìn)行了詳細(xì)劃分，并對系統(tǒng)的FPGA部分進(jìn)行了詳細(xì)設(shè)計(jì)。 設(shè)計(jì)中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點(diǎn)，并注意避免器件之間通信的復(fù)雜化，在滿足器件之間數(shù)據(jù)流量的同時(shí)，盡量使數(shù)據(jù)流向簡單化，避免了延時(shí)增加和接口帶寬調(diào)度的復(fù)雜化。最終整個(gè)設(shè)計(jì)完成完整的802.16e網(wǎng)絡(luò)終端的物理層基帶處理功能。
標(biāo)簽： WiMAX FPGA 網(wǎng)絡(luò)終端 基帶
上傳時(shí)間： 2013-06-01
上傳用戶：123456wh
視頻目標(biāo)識(shí)別與跟蹤技術(shù)是當(dāng)今世界重要的研究課題,它涉及圖像處理、自動(dòng)控制、計(jì)算機(jī)應(yīng)用等學(xué)科,該文主要論述該項(xiàng)目的具體實(shí)現(xiàn)及相關(guān)理論分析,重點(diǎn)在于該系統(tǒng)的硬件模塊實(shí)現(xiàn)及分析.該系統(tǒng)的硬件模塊是典型的高速數(shù)字電路,這也是當(dāng)今世界電路設(shè)計(jì)的一大熱點(diǎn).同時(shí),該系統(tǒng)的硬件模塊不同于傳統(tǒng)的模擬、數(shù)字電路.嚴(yán)格的說它是基于可編程芯片的系統(tǒng)(System On Programmable Chip).它與傳統(tǒng)電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應(yīng)的軟件結(jié)合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實(shí)現(xiàn)相應(yīng)的功能.換言之,該硬件模塊通過換用其他軟件,可以實(shí)現(xiàn)其他功能.所以從這個(gè)意義上講,我們也可以將其稱為基于可編程芯片的通用平臺(tái)系統(tǒng)(General System On Programmable Chip).此外,該文還對該系統(tǒng)進(jìn)行了嘗試性的層狀結(jié)構(gòu)描述,這種描述同樣適用于其它IT目的或電子系統(tǒng).
標(biāo)簽： DSPFPGA 紅外 目標(biāo)識(shí)別 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：yumiaoxia
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識(shí)別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個(gè)應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計(jì),其穩(wěn)定性和可靠性差,實(shí)時(shí)處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計(jì),處理速度快,能實(shí)時(shí)處理多個(gè)應(yīng)答信號,以及進(jìn)行置信度分析和生成報(bào)表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計(jì).FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計(jì)算當(dāng)前飛機(jī)相對本地接收天線的方位和距離、與DSP實(shí)時(shí)交換數(shù)據(jù)、上傳報(bào)表等功能.論文詳細(xì)分析了接收機(jī)信號處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅(jiān)固性以及FPGA資源的合理利用方面做了深入的探討.同時(shí)給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時(shí)序仿真結(jié)果.
標(biāo)簽： FPGA 機(jī)載 二次雷達(dá) 硬件系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞狼
本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時(shí)間： 2013-04-24
上傳用戶：181992417
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報(bào)文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報(bào)文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對設(shè)計(jì)中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計(jì)出報(bào)文級并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個(gè)模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個(gè)IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)?？傊?，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-29
上傳用戶：wangzhen1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
