此曼徹斯特碼的解碼程序是采用VHDL硬件語言編寫的。
標簽： VHDL 硬件 曼徹斯特 語言
上傳時間： 2013-09-06
上傳用戶：zhouli
protel99se 嵌入式系統設計硬件設計工具
標簽： protel 99 se 嵌入式系統設計
上傳時間： 2013-09-12
上傳用戶：wpwpwlxwlx
硬件設計
標簽： 硬件設計 濾波電路 軟件濾波 算法
上傳時間： 2014-12-23
上傳用戶：YYRR
硬件
標簽： 硬件設計
上傳時間： 2013-12-25
上傳用戶：pwcsoft
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
標簽： 微電腦 數學演算 隔離傳送器
上傳用戶：ydd3625
華為硬件工程師培訓資料，單片機，嵌入式。
標簽： 華為 硬件工程師
上傳時間： 2013-10-26
上傳用戶：zhishenglu
看看華為硬件工程師怎么調電路
上傳時間： 2013-10-08
上傳用戶：fdmpy
硬件工程師手冊
標簽： 200.8 20 硬件工程師
上傳用戶：zhtzht
為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果，節省了進位選擇等待的時間，最后利用XILINX進行時序仿真，在FPGA上進行驗證，可穩定運行在高達50兆的頻率，理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
標簽： 進位 加法器 硬件 電路實現
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
臺灣硬件工程師15年layout資料
標簽： layout 硬件工程師
上傳時間： 2013-10-10
上傳用戶：wanglf7409
蟲蟲下載站版權所有 京ICP備2021023401號-1
<option id="qqusk"></option>
