此設計采用Verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊
此設計采用Verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現...
硬件語言設計技術資料
?? 資源總數：68751
?? 源代碼：74749
?? 硬件語言設計熱門資料
查看全部68751個資源 ?用vhdl硬件語言設計的16位cpu
用vhdl硬件語言設計的16位cpu，上傳的壓縮包既包含源代碼又包含詳細的文檔說明。...
采用Verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整.
采用Verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整....
C/C++語言硬件程序設計：基于TMS320C5000系列DSP應用
·C/C++語言硬件程序設計：基于TMS320C5000系列DSP應用...
基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計
基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規?？删幊踢壿嬈骷?FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序...
?? 硬件語言設計資料分類