相 關(guān) 資 源

• 用vhdl硬件語言設(shè)計(jì)的16位cpu免費(fèi)下載

  資源簡介：用vhdl硬件語言設(shè)計(jì)的16位cpu，上傳的壓縮包既包含源代碼又包含詳細(xì)的文檔說明。

  標(biāo)簽： vhdl cpu 硬件語言設(shè)計(jì)

  上傳時(shí)間： 2015-10-27

  上傳用戶：refent

• 用vhdl硬件語言實(shí)現(xiàn)的iic頂層控制程序免費(fèi)下載

  資源簡介：用vhdl硬件語言實(shí)現(xiàn)的iic頂層控制程序

  標(biāo)簽： vhdl iic 硬件 控制

  上傳時(shí)間： 2016-10-18

  上傳用戶：小寶愛考拉

• 利用Verilog設(shè)計(jì)的16位cpu的設(shè)計(jì)案例免費(fèi)下載

  資源簡介：利用Verilog設(shè)計(jì)的16位cpu的設(shè)計(jì)案例，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： verilog cpu

  上傳時(shí)間： 2022-05-16

  上傳用戶：得之我幸78

• 用vhdl語用實(shí)現(xiàn)簡單的16位cpu功能免費(fèi)下載

  資源簡介：用vhdl語用實(shí)現(xiàn)簡單的16位cpu功能

  標(biāo)簽： vhdl cpu

  上傳時(shí)間： 2014-11-07

  上傳用戶：lz4v4

• vhdl語言實(shí)現(xiàn)的16位快速乘法器免費(fèi)下載

  資源簡介：vhdl語言實(shí)現(xiàn)的16位快速乘法器

  標(biāo)簽： vhdl 語言 乘法器

  上傳時(shí)間： 2013-11-30

  上傳用戶：yd19890720

• 簡單的16位cpu的vhdl設(shè)計(jì) vhdl代碼和cpu設(shè)計(jì)過程免費(fèi)下載

  資源簡介：簡單的16位cpu的vhdl設(shè)計(jì) vhdl代碼和cpu設(shè)計(jì)過程

  標(biāo)簽： vhdl vhdl cpu cpu

  上傳時(shí)間： 2016-06-04

  上傳用戶：tonyshao

• vhdl設(shè)計(jì)實(shí)體的基本結(jié)構(gòu) vhdl的語言要素 用vhdl實(shí)現(xiàn)電路設(shè)計(jì)的方法 vhdl設(shè)計(jì)流程免費(fèi)下載

  資源簡介：vhdl設(shè)計(jì)實(shí)體的基本結(jié)構(gòu) vhdl的語言要素 用vhdl實(shí)現(xiàn)電路設(shè)計(jì)的方法 vhdl設(shè)計(jì)流程

  標(biāo)簽： vhdl 實(shí)體 基本結(jié)構(gòu) 語言

  上傳時(shí)間： 2014-01-06

  上傳用戶：dongbaobao

• 用vhdl硬件語言實(shí)現(xiàn)數(shù)字調(diào)制系統(tǒng)基帶碼發(fā)生器免費(fèi)下載

  資源簡介：用vhdl硬件語言實(shí)現(xiàn)數(shù)字調(diào)制系統(tǒng)基帶碼發(fā)生器

  標(biāo)簽： vhdl 硬件 數(shù)字調(diào)制 基帶

  上傳時(shí)間： 2014-01-10

  上傳用戶：helmos

• vhdl硬件語言編寫的曼徹斯特碼的解碼程序免費(fèi)下載

  資源簡介：此曼徹斯特碼的解碼程序是采用vhdl硬件語言編寫的。

  標(biāo)簽： vhdl 硬件 曼徹斯特 語言

  上傳時(shí)間： 2013-09-06

  上傳用戶：zhouli

• 本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡介：本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶：ynwbosss

• cpld語言編制的16位ad轉(zhuǎn)換器ads850的驅(qū)動(dòng)免費(fèi)下載

  資源簡介：cpld語言編制的16位ad轉(zhuǎn)換器ads850的驅(qū)動(dòng)

  標(biāo)簽： cpld ads 850 語言

  上傳時(shí)間： 2014-11-23

  上傳用戶：yulg

• 這是用數(shù)據(jù)流來設(shè)計(jì)的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評(píng)指導(dǎo)免費(fèi)下載

  資源簡介：這是用數(shù)據(jù)流來設(shè)計(jì)的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評(píng)指導(dǎo)

  標(biāo)簽： 數(shù)據(jù)流 8位 比較器

  上傳時(shí)間： 2016-06-22

  上傳用戶：cxl274287265

• 采用C語言開發(fā)的16位單片機(jī)dsPIC免費(fèi)下載

  資源簡介：采用C語言開發(fā)的16位單片機(jī)dsPIC，應(yīng)用于飛行控制，此段為計(jì)算偏距的PID算法

  標(biāo)簽： dsPIC C語言 位單片機(jī)

  上傳時(shí)間： 2014-01-17

  上傳用戶：wyc199288

• 本文十一個(gè)用vhdl頻率計(jì)設(shè)計(jì)的方案描述免費(fèi)下載

  資源簡介：本文十一個(gè)用vhdl頻率計(jì)設(shè)計(jì)的方案描述，該設(shè)計(jì)闡明了設(shè)計(jì)的思路，步驟以及設(shè)計(jì)的最終代碼，設(shè)計(jì)方案十分詳細(xì)，是您學(xué)習(xí)的必備輔助！

  標(biāo)簽： vhdl 頻率計(jì)設(shè) 方案

  上傳時(shí)間： 2016-11-25

  上傳用戶：我干你啊

• 設(shè)計(jì)一個(gè)非常簡單的16位cpu免費(fèi)下載

  資源簡介：設(shè)計(jì)一個(gè)非常簡單的16位cpu，讓你從頭到尾了解設(shè)計(jì)過程

  標(biāo)簽： cpu

  上傳時(shí)間： 2017-05-14

  上傳用戶：chenlong

• 基于AVR單片機(jī)的用8255與74LS154設(shè)計(jì)的16×16點(diǎn)陣屏實(shí)驗(yàn)免費(fèi)下載

  資源簡介：基于AVR單片機(jī)的用8255與74LS154設(shè)計(jì)的16×16點(diǎn)陣屏實(shí)驗(yàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： avr單片機(jī)

  上傳時(shí)間： 2022-05-19

  上傳用戶：

• maxII16_cpu,altera的maxII系列的16位cpu免費(fèi)下載

  資源簡介：maxII16_cpu,altera的maxII系列的16位cpu

  標(biāo)簽： maxII cpu altera 16

  上傳時(shí)間： 2014-01-18

  上傳用戶：xiaoyunyun

• verilog語言寫的8位cpu源代碼免費(fèi)下載

  資源簡介：verilog語言寫的8位cpu源代碼，基本的算術(shù)運(yùn)算和邏輯運(yùn)算，對(duì)于學(xué)習(xí)計(jì)算機(jī)原理和verilog語言都有良好的效果

  標(biāo)簽： verilog cpu 8位 語言

  上傳時(shí)間： 2014-01-14

  上傳用戶：四只眼

• 基于fpga和sopc的用vhdl語言編寫的EDA8位16進(jìn)制頻率計(jì)免費(fèi)下載

  資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA8位16進(jìn)制頻率計(jì)

  標(biāo)簽： fpga vhdl EDA8 sopc

  上傳時(shí)間： 2016-02-04

  上傳用戶：myworkpost

• 用vhdl硬件描述語言完成秒表的設(shè)計(jì)免費(fèi)下載

  資源簡介：用vhdl硬件描述語言完成秒表的設(shè)計(jì)，分6個(gè)模塊

  標(biāo)簽： vhdl 硬件描述語言

  上傳時(shí)間： 2016-08-24

  上傳用戶：大三三

• 用高速硬件語言vhdl設(shè)計(jì)的全功能數(shù)字鐘免費(fèi)下載

  資源簡介：用高速硬件語言vhdl設(shè)計(jì)的全功能數(shù)字鐘，經(jīng)測試運(yùn)行穩(wěn)定

  標(biāo)簽： vhdl 硬件 數(shù)字 語言

  上傳時(shí)間： 2016-12-26

  上傳用戶：wxhwjf

• 此程序是用vhdl硬件描述語言編寫的,實(shí)現(xiàn)四位全加器的功能免費(fèi)下載

  資源簡介：此程序是用vhdl硬件描述語言編寫的,實(shí)現(xiàn)四位全加器的功能

  標(biāo)簽： vhdl 程序 硬件描述語言 全加器

  上傳時(shí)間： 2017-01-07

  上傳用戶：天誠24

• 本程序是在一位全加器的基礎(chǔ)上設(shè)計(jì)一個(gè)16位的加法器,用Verilog HDL語言描述.免費(fèi)下載

  資源簡介：本程序是在一位全加器的基礎(chǔ)上設(shè)計(jì)一個(gè)16位的加法器,用Verilog HDL語言描述.

  標(biāo)簽： Verilog HDL 程序 全加器

  上傳時(shí)間： 2013-12-03

  上傳用戶：moerwang

• 用vhdl硬件描述語言編寫的FIR數(shù)字濾波器免費(fèi)下載

  資源簡介：用vhdl硬件描述語言編寫的FIR數(shù)字濾波器

  標(biāo)簽： vhdl FIR 硬件描述語言 數(shù)字濾波器

  上傳時(shí)間： 2014-01-22

  上傳用戶：cuibaigao

• 我自己用vhdl語言編的16階FIR數(shù)字濾波器免費(fèi)下載

  資源簡介：我自己用vhdl語言編的16階FIR數(shù)字濾波器，仿真是在Quartus II上通過的，對(duì)大家一定有幫助的，壓縮文件里還有詳細(xì)的設(shè)計(jì)說明呢，肯定讓你完全了解數(shù)字濾波器的設(shè)計(jì)。

  標(biāo)簽： vhdl FIR 語言 數(shù)字濾波器

  上傳時(shí)間： 2013-12-19

  上傳用戶：lili123

• 用vhdl硬件描述語言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的vhdl源代碼。免費(fèi)下載

  資源簡介：用vhdl硬件描述語言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的vhdl源代碼。

  標(biāo)簽： vhdl Cyclone FPGA 硬件描述語言

  上傳時(shí)間： 2015-04-02

  上傳用戶：nanxia

• 作者:Analog Devices,Inc 平臺(tái)：ADSP21xx 編程語言：ASM 說明：ADSP21xx用AD的16位定點(diǎn)DSP作音頻壓縮器性價(jià)比不錯(cuò)免費(fèi)下載

  資源簡介：作者:Analog Devices,Inc 平臺(tái)：ADSP21xx 編程語言：ASM 說明：ADSP21xx用AD的16位定點(diǎn)DSP作音頻壓縮器性價(jià)比不錯(cuò)

  標(biāo)簽： ADSP Devices Analog 21

  上傳時(shí)間： 2015-05-02

  上傳用戶：cursor

• 這是用vhdl語言寫的32位分頻器的程序免費(fèi)下載

  資源簡介：這是用vhdl語言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。

  標(biāo)簽： vhdl 語言 分頻器 程序

  上傳時(shí)間： 2015-05-11

  上傳用戶：chenlong

• 用vhdl硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。免費(fèi)下載

  資源簡介：用vhdl硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。

  標(biāo)簽： miniUART vhdl Core FPGA

  上傳時(shí)間： 2015-07-22

  上傳用戶：稀世之寶039

• 用vhdl語言編寫的三位二進(jìn)制的乘法器免費(fèi)下載

  資源簡介：用vhdl語言編寫的三位二進(jìn)制的乘法器，其原理是每位相乘后再錯(cuò)位相加

  標(biāo)簽： vhdl 語言 編寫 二進(jìn)制

  上傳時(shí)間： 2014-08-31

  上傳用戶：66666