成人精品一区二区三区电影免费,日韩免费精品视频,日韩中文一区二区三区

硬件電路圖

本文件包括多路選擇器器建模

本文件包括多路選擇器器建模，譯碼器實驗程序，加法器實驗程序，比較器實驗程序，計數器建模，I2C接口標準建模源碼，串行接口RS232標準建模源碼標準，LCM建模源碼，時鐘６分頻源碼，串并轉化源碼。，對于硬件設計初學者來說有一定的參考價值。

標簽： 多路選擇器建模

上傳時間： 2014-01-21

上傳用戶：stvnash
筆者長期從事移動通信系統的無線鏈路調制與解調、物理層實現方面的工作。在移動通信GSM系統中

筆者長期從事移動通信系統的無線鏈路調制與解調、物理層實現方面的工作。在移動通信GSM系統中，我們進行語音或者業務信道解調時，都會遇到CRC的求解。通常在硬件DSP實現時，特別是40位CRC求解時候，由于生成多項式有41項，DSP最大一次能處理40位，所以使用單個寄存器會遇到一些困難，那么以下這個程序將會解決這一困難（這是針對定點DSP、C55xx的編程實現方法）。

標簽： GSM 移動通信系統無線鏈路方面

上傳時間： 2013-12-29

上傳用戶：ommshaggar
飛思卡爾S12 系列單片機系統硬件設計

飛思卡爾S12 系列單片機系統硬件設計，詳細介紹了該單片機的硬件使用，為全中文，MC9S12DG128B 有16路AD 轉換，精度最高可設置為10 位；有8 路8 位PWM 并可兩兩級聯為16 位精度PWM，特別適合用于控制多電機系統。它的串行通信端口也非常豐富，有2 路SCI，2 路SPI 此外還有IIC，CAN總線等端口，并且采用了引角復用功能，使得這些功能引角也可設置為普通的IO 端口使用。此外它內部還集成了完整的模糊邏輯指令，可大大簡化我們的程序設計。

標簽： S12 飛思卡爾單片機系統硬件設計

上傳時間： 2013-12-18

上傳用戶：anng
用verilog編寫的搶答器程序。由硬件思維編寫

用verilog編寫的搶答器程序。由硬件思維編寫，由一個多路開關和一個觸發器構成，比起c，簡單并且穩定。

標簽： verilog 編寫搶答器程序

上傳時間： 2014-11-12

上傳用戶：frank1234
項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號

項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。按研究內容設計了軟硬件。軟件采用多周期同步法實現高精度，快速度的頻率測量方案，并使用CPLD編程實現，這也是最難的地方。硬件采用現在流行的3.3V供電系統，選用EPM240T100C5N和較為實用的AVR單片機芯片Atmega64L，對應3.3V供電系統，串行接口使用MAX3232。最后完成了PCB板的制作，經反復調試后得到了非常好的效果。采集的數據滿足項目研究內容中的要求，當提高有源晶振的頻率時，精度有大大提高了，此時已遠遠滿足了項目中高精度，快速度測量的要求。另外，采用MFC編程編寫了上位機的數據接收和數據處理專用軟件，集數據采集，運算，作圖，保存功能于一體。此為CPLD語言部分

標簽： 硅微加速度計諧振式項目

上傳時間： 2013-12-09

上傳用戶：奇奇奔奔
項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號

項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。按研究內容設計了軟硬件。軟件采用多周期同步法實現高精度，快速度的頻率測量方案，并使用CPLD編程實現，這也是最難的地方。硬件采用現在流行的3.3V供電系統，選用EPM240T100C5N和較為實用的AVR單片機芯片Atmega64L，對應3.3V供電系統，串行接口使用MAX3232。最后完成了PCB板的制作，經反復調試后得到了非常好的效果。采集的數據滿足項目研究內容中的要求，當提高有源晶振的頻率時，精度有大大提高了，此時已遠遠滿足了項目中高精度，快速度測量的要求。另外，采用MFC編程編寫了上位機的數據接收和數據處理專用軟件，集數據采集，運算，作圖，保存功能于一體。此為上位機程序部分

標簽： 硅微加速度計諧振式項目

上傳時間： 2017-02-13

上傳用戶：大三三
電子報軟體. 你想輕輕鬆鬆的寄送電子報功能介紹: 1. 支援多個伺服器分散流量. (已可設定每次的最大郵件數) 2. 支援多個設定檔選擇. 3. 可直接選擇硬碟內的 HTML, 純文字檔當做

電子報軟體. 你想輕輕鬆鬆的寄送電子報功能介紹: 1. 支援多個伺服器分散流量. (已可設定每次的最大郵件數) 2. 支援多個設定檔選擇. 3. 可直接選擇硬碟內的 HTML, 純文字檔當做寄信內容. 4. 支援定時、每日、每週、每月送信. 5. 配合 ServiceAgent 可以成為NT/2000下的服務. 6. 可夾帶附件檔案. 7. 在原本可直接選取電腦硬碟上的檔案(HTML)來做為HTML寄信的本文之外, 目前已能將 HTML 內的圖檔(gif,jpg,bmp,png)的 <img> tag 和音效檔(wav,mid,swf)的<EMBED> tag 的內容一起勘進郵件內容裡. 8. 以 Command Line 執行的方式就能啟動寄信流程. 9. 透過電子郵件信箱即可啟動自動化電子報訂閱/取消功能! 開發工具: 1. Delphi 5 2. Indy Winshoes8 (free delphi component)

標簽： HTML 伺服器分散流量

上傳時間： 2014-01-05

上傳用戶：l254587896
　　本文提出了加快發展之路　　從理論設計,通過Matlab / Simulink環境　　在定點算法對其行為模擬的　　在FPGA或定制實現硅片。這個了　　實現了netlist移植的Sim

　　本文提出了加快發展之路　　從理論設計,通過Matlab / Simulink環境　　在定點算法對其行為模擬的　　在FPGA或定制實現硅片。這個了　　實現了netlist移植的Simulink系統　　描述成的硬件描述語言[VHDL]。在這個例子中,這個　　Simulink-to-VHDL轉換器被設計來使用　　代碼來描述結構VHDL系統互連, 　　允許簡單的行為說明基本模塊。　　結果VHDL bit-true交付后代碼　　比較定點Simulink仿真模型等效　　模擬。

標簽： Simulink netlist Matlab FPGA

上傳時間： 2017-03-09

上傳用戶：duoshen1989
基于嵌入式 Linux 的多路視頻監控系統的設計。提出一套基于嵌入式的數字視頻監控系統

基于嵌入式 Linux 的多路視頻監控系統的設計。提出一套基于嵌入式的數字視頻監控系統，以高性能的 ARM 處理器、嵌入式 Linux 操作系統為核心，以 Internet 為支撐，介紹了系統的硬件設計和軟件設計

標簽： Linux 嵌入式多路視頻監控系統

上傳時間： 2017-03-10

上傳用戶：cxl274287265
文章介紹了系統的硬件電路原理與具體實現方法

文章介紹了系統的硬件電路原理與具體實現方法，其中主要包括載波恢復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電路的實現進行優化設計，在不影響系統穩定性和精度的前提下，減少硬件資源消耗，提高硬件利用率。設計利用Verilog 硬件描述語言完成，通過后仿真驗證電路正確性，并給出綜合結果。

標簽： 硬件電路原理實現方法

上傳時間： 2013-12-09

上傳用戶：zq70996813