介紹了包裝機的工作原理及以DSP為處理器的自動包裝機控制系統(tǒng)，采用統(tǒng)一建模語言UML建立系統(tǒng)用例圖，并根據(jù)對用例圖的分析建立系統(tǒng)狀態(tài)模型。通過編程測試，驗證了本系統(tǒng)不僅滿足了用戶需求而且具有較高的可靠性和可維護性。
標(biāo)簽： DSP 自動 包裝機 控制系統(tǒng)
上傳時間： 2013-11-04
上傳用戶：wmwai1314
基于VHDL語言的多種分頻程序
標(biāo)簽： VHDL 分頻器
上傳時間： 2013-10-27
上傳用戶：dongbaobao
Verilog_實現(xiàn)任意占空比、任意分頻的方法
標(biāo)簽： Verilog 分頻
上傳時間： 2013-11-07
上傳用戶：JasonC
利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法
標(biāo)簽： Verilog_HDL FPGA 分頻
上傳時間： 2013-10-18
上傳用戶：feitian920
支持40 GbE、100 GbE和Interlaken的高密度硬核MLD/PCS模塊，從而提高系統(tǒng)集成度。 寬帶數(shù)據(jù)緩沖，提供1,600-Mbps外部存儲器接口。 數(shù)據(jù)包處理和流量管理功能的高效實現(xiàn)。 更高的系統(tǒng)性能，同時保持功耗和成本預(yù)算不變。
標(biāo)簽： Altera FPGA 100 GbE
上傳時間： 2013-11-23
上傳用戶：asdgfsdfht
簡單分頻時序邏輯電路設(shè)計分頻電路，有圖，有代碼
標(biāo)簽： 分頻 時序邏輯 電路設(shè)計
上傳時間： 2013-11-25
上傳用戶：wanqunsheng
用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計
標(biāo)簽： VerilogHDL FPGA 分頻器
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
基于FPGA的小數(shù)分頻實現(xiàn)方法
標(biāo)簽： FPGA 小數(shù)分頻 實現(xiàn)方法
上傳時間： 2013-10-11
上傳用戶：jiangxiansheng
傳統(tǒng)波分與OTN介紹
標(biāo)簽： OTN 波分
上傳時間： 2013-10-17
上傳用戶：我累個乖乖
分頻器
標(biāo)簽： 分頻器
上傳時間： 2013-10-13
上傳用戶：lbbyxmraon
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
