VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
標(biāo)簽： VHDL 語言 分頻 模塊
上傳時間： 2013-08-10
上傳用戶：zxh122
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標(biāo)簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
標(biāo)簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器
標(biāo)簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時、分、秒，可以設(shè)置時間，精度要求0.001s ，允許電壓： 3.3V\r\n
標(biāo)簽： FPGA 分 源代碼
上傳用戶：xhz1993
夏宇聞著作：從算法設(shè)計到硬線邏輯的實(shí)現(xiàn),講解比較詳細(xì)，是一本不錯的參考資料
標(biāo)簽： 算法設(shè)計 比較 邏輯
上傳時間： 2013-08-16
上傳用戶：hzy5825468
5分鐘學(xué)會使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
FPGA分頻 控制4個LED連續(xù)閃爍 形成累加的效果
標(biāo)簽： FPGA LED 分頻 控制
上傳時間： 2013-08-23
上傳用戶：daguogai
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
分頻器 FPGＡ程序設(shè)計 二分頻 對硬件設(shè)計有很大用處\r\n
標(biāo)簽： FPG 分頻器 二分頻 程序設(shè)計
上傳時間： 2013-08-31
上傳用戶：lhc9102
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
