ex2_1 利用Z變換求系統(tǒng)輸出 ex2_2 求DFT ex2_3 求序列的圓周移位 ex2_4 求序列的圓周卷積 ex2_5 簡單的DFT實例
標簽： ex DFT 序列 Z變換
上傳時間： 2017-05-29
上傳用戶：a6697238
古典密碼算法中的單表代換密碼算法、移位密碼算法、Vigenere密碼算法。算法比較簡單，用命令的方式?？梢噪S機生成明文和密鑰。
標簽： Vigenere 密碼算法 代換 移位
上傳時間： 2014-01-13
上傳用戶：zhyiroy
PLC 高級指令 包含有osr、osf,算術指令、移位指令等
標簽： 指令 PLC osr osf
上傳時間： 2013-12-12
上傳用戶：225588
文章里介紹了移位序列發(fā)生器的原理及建立的模型，附有相關的vhdl程序
標簽： 移位 序列 發(fā)生器 模型
上傳時間： 2014-11-22
上傳用戶：cx111111
這是一個用vHDL語言實現(xiàn)的移位器，可以實現(xiàn)移位功能
標簽： vHDL 語言 移位器
上傳時間： 2014-07-04
上傳用戶：gxrui1991
用89C51串行口外接CD4094移位寄存器擴展8位并行口，8位并行口的每位都接一個發(fā)光二極管，要求發(fā)光二極管從左到右以一定延遲輪流顯示，并不斷循環(huán)。
標簽： 89C51 4094 CD 串行口
上傳時間： 2013-12-20
上傳用戶：pkkkkp
匯編移位操作,asm文件演示如何進行移位操作
標簽： asm 操作 移位 匯編
上傳時間： 2013-12-18
上傳用戶：稀世之寶039
テ?4LS164/74HC164的一個示例 74HC164是串入并出的數(shù)據(jù)移位模塊,在其時鐘端(CK)每送入一個時鐘 脈沖,則其當前的數(shù)據(jù)線(DT)狀態(tài)即被移位至輸出端輸出,164的數(shù)據(jù) 在時鐘上升沿被鎖存,輸出由A向H依次移位
標簽： 164 74 HC 數(shù)據(jù)
上傳時間： 2017-06-25
上傳用戶：924484786
移位運算器SHIFTER 使用Verilog HDL 語言編寫，其輸入輸出端分別與鍵盤/顯示器LED 連接。移位運算器是時序電路，在J鐘信號到來時狀態(tài)產(chǎn)生變化， CLK 為其時鐘脈沖。由S0、S1 、M 控制移位運算的功能狀態(tài)，具有數(shù)據(jù)裝入、數(shù)據(jù)保持、循環(huán)右移、帶進位循環(huán)右移，循環(huán)左移、帶進位循環(huán)左移等功能。 CLK 是時鐘脈沖輸入，通過鍵5 產(chǎn)生高低電平M 控制工作模式， M=l 時帶進位循環(huán)移位，由鍵8 控制CO 為允許帶進位移位輸入，由鍵7 控制:S 控制移位模式0-3 ，由鍵6 控制，顯示在數(shù)碼管LED8 上 D[7..0]是移位數(shù)據(jù)輸入，由鍵2 和1 控制，顯示在數(shù)碼管2 和1 上 QB[7..0]是移位數(shù)據(jù)輸出，顯示在數(shù)碼管6 和5 上:cn 是移位數(shù)據(jù)輸出進位，顯示在數(shù)碼管7 上。
標簽： SHIFTER Verilog HDL 移位
上傳時間： 2014-01-16
上傳用戶：wys0120
CLK 為其時鐘脈沖 M 控制工作模式 CO 為允許帶進位移位輸入 S 控制移位模式0-3 D[7..0]是移位數(shù)據(jù)輸入 QB[7..0]是移位數(shù)據(jù)輸出 CN是移位數(shù)據(jù)輸出進位
標簽： 移位 CLK 模式 輸入
上傳時間： 2014-12-21
上傳用戶：小儒尼尼奧
蟲蟲下載站版權所有 京ICP備2021023401號-1
