移位運算器SHIFTER 使用Verilog HDL 語言編寫 - 免費下載

VHDL/FPGA/Verilog資源文件大小：127 K

?? 資源詳細信息

文件格式

RAR

所屬分類

VHDL/FPGA/Verilog

上傳用戶

hlwang523

上傳時間

2014-01-16 17:58

文件大小

127 K

所需積分

2 積分

推薦指數

????? (5/5)

?? 溫馨提示：本資源由用戶 hlwang523 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

移位運算器SHIFTER 使用Verilog HDL 語言編寫，其輸入輸出端分別與鍵盤/顯示器LED 連接。移位運算器是時序電路，在J鐘信號到來時狀態產生變化， CLK 為其時鐘脈沖。由S0、S1 、M 控制移位運算的功能狀態，具有數據裝入、數據保持、循環右移、帶進位循環右移，循環左移、帶進位循環左移等功能。 CLK 是時鐘脈沖輸入，通過鍵5 產生高低電平M 控制工作模式， M=l 時帶進位循環移位，由鍵8 控制CO 為允許帶進位移位輸入，由鍵7 控制:S 控制移位模式0-3 ，由鍵6 控制，顯示在數碼管LED8 上 D[7..0]是移位數據輸入，由鍵2 和1 控制，顯示在數碼管2 和1 上 QB[7..0]是移位數據輸出，顯示在數碼管6 和5 上:cn 是移位數據輸出進位，顯示在數碼管7 上。

源碼文件列表

?? 共 59 個源碼文件點擊文件名可在線查看源代碼

1 ??

shifter.done

大小: 26 B

?? 移位運算器SHIFTER 使用Verilog HDL 語言編寫 - 免費下載

?? 資源詳細信息

?? 資源簡介

?? 源碼文件列表

?? 立即下載此資源

?? 資源說明

?? 下載說明

?? 使用說明

?? 積分獲取

??? 相關標簽

?? 相關資源推薦

移位運算器SHIFTER 使用Verilog HDL 語言編寫 - 免費下載

資源簡介

源碼文件列表

立即下載此資源

資源說明

相關標簽

相關資源推薦