用VHDL語言設(shè)計簡單的CPU，重點(diǎn)設(shè)計微操作代碼，然后設(shè)計CPU各組成模塊，最后根據(jù)設(shè)計的微操作設(shè)計微指令，驗(yàn)證設(shè)計的正確性?？苫緦?shí)現(xiàn)加、減、乘、除、移位、循環(huán)等操作。
標(biāo)簽： VHDL CPU 語言
上傳時間： 2014-02-22
上傳用戶：zuozuo1215
8路移存型彩燈題目要求兩種花型，本次實(shí)驗(yàn)分別實(shí)現(xiàn)這兩種花型，它的設(shè)計主要采用74194接成扭環(huán)形結(jié)構(gòu)的移位寄存器來實(shí)現(xiàn)，整個電路主要由編碼發(fā)生器、控制電路、脈沖發(fā)生器構(gòu)成可以實(shí)現(xiàn)控制8個以上的彩燈，并且可以組成多種花型。
標(biāo)簽： 8路 彩燈
上傳時間： 2014-11-29
上傳用戶：l254587896
用 FPGA實(shí)現(xiàn)了二維離散余弦變換和逆變換，結(jié)構(gòu)設(shè)計采用行列分解法，乘法器采用移位求和的方法實(shí)現(xiàn)，并且采用流水線結(jié)構(gòu)設(shè)計，提高處理核的性能
標(biāo)簽： FPGA 二維離散余弦變換 逆變
上傳時間： 2017-07-17
上傳用戶：leixinzhuo
除法器的設(shè)計本文所采用的除法原理是：對于八位無符號被除數(shù)A，先對A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補(bǔ)零，同時判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時進(jìn)行移位操作，將C的第二位置1。否則，繼續(xù)移位操作。經(jīng)過八個周期后，所得到的C的高八位為余數(shù)，第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。
標(biāo)簽： 除法器 除法 符號
上傳時間： 2017-07-20
上傳用戶：redmoons
java實(shí)現(xiàn)booth算法， 簡單的無符號乘法就是“移位加”。
標(biāo)簽： booth java 算法
上傳用戶：gxf2016
單片機(jī)實(shí)驗(yàn)：跑馬燈，通過移位的方式實(shí)現(xiàn)跑馬燈的功能，程序非常簡單
標(biāo)簽： 單片機(jī)實(shí)驗(yàn) 跑馬燈
上傳時間： 2014-01-13
上傳用戶：陽光少年2016
單片機(jī)中LED顯示/數(shù)碼管顯示/鍵盤控制/蜂鳴器輸出/中斷應(yīng)用/定時器和計數(shù)器/串口通信/鍵控看門狗/數(shù)據(jù)交換，排序，移位。源程序
標(biāo)簽： LED 單片機(jī) 中斷應(yīng)用 串口通信
上傳時間： 2013-12-10
上傳用戶：lizhen9880
二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)字的四則運(yùn)算及轉(zhuǎn)換，以及二進(jìn)制的移位操作
標(biāo)簽： 二進(jìn)制 十進(jìn)制 十六進(jìn)制 數(shù)字
上傳時間： 2017-08-14
上傳用戶：lo25643
實(shí)現(xiàn)簡單CPU功能的源碼，可以實(shí)現(xiàn)加減乘除和移位功能，VHDL代碼，程序運(yùn)行在MAX PULS和Quartua上。
標(biāo)簽： CPU 源碼
上傳時間： 2017-08-17
上傳用戶：wab1981
單片機(jī)的鍵盤和顯示,8031單片機(jī)的P1口作為8個按鍵的輸入端，構(gòu)成獨(dú)立式鍵盤。四個LED顯示器通過四個串/并移位寄存器74LS164接口至8031的串行口，該串行口應(yīng)工作在方式0發(fā)送狀態(tài)下，RXD端送出要顯示的段碼數(shù)據(jù)，TXD則作為發(fā)送時鐘來對顯示數(shù)據(jù)進(jìn)行移位操作。 自定義每個鍵的顯示功能，當(dāng)某一鍵按下時執(zhí)行相應(yīng)的服務(wù)子程序，在四個顯示器上顯示一定的內(nèi)容。
標(biāo)簽： 8031 單片機(jī) P1口 鍵盤
上傳時間： 2013-12-22
上傳用戶：hphh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
