4位ALU邏輯運算單元，可進行加法、減法、邏輯運算、移位等操作。
上傳時間： 2016-05-29
上傳用戶：wxhwjf
液晶顯示模塊概述 一、液晶顯示模塊概述 RT19264D漢字圖形點陣液晶顯示模塊，可顯示漢字及圖形，內(nèi)置8192個中文漢字（16X16點陣）、128個字符（12X16點陣）及64X256點陣顯示RAM（GDRAM）。 主要技術(shù)參數(shù)和顯示特性: 電源：VDD 3.3V~+5V(內(nèi)置升壓電路，無需負壓)； 顯示內(nèi)容：192列× 64行 顯示顏色：黃綠 顯示角度：6：00鐘直視 LCD類型：STN 與MCU接口：8位或4位并行/3位串行 配置LED背光 多種軟件功能：光標(biāo)顯示、畫面移位、自定義字符、睡眠模式等
標(biāo)簽： 19264D 19264 液晶顯示模塊 RT
上傳時間： 2013-12-31
上傳用戶：hebmuljb
時鐘程序，spi送數(shù)，顯示是8個數(shù)碼管，接8的移位寄存器。時間從00 00 00 到 23 59 59
標(biāo)簽： 時鐘程序
上傳時間： 2014-01-13
上傳用戶：tb_6877751
時鐘程序，spi送數(shù)，顯示是8個數(shù)碼管，接8的移位寄存器。時間從00 00 00 到 23 59 59
標(biāo)簽： 時鐘程序
上傳時間： 2016-06-17
上傳用戶：tonyshao
這是從網(wǎng)上找來的一個比較典型的PID處理程序，在使用單片機作為控制cpu時，請稍作簡化，具體的PID 參數(shù)必須由具體對象通過實驗確定。由于單片機的處理速度和ram資源的限制，一般不采用浮點數(shù)運算， 而將所有參數(shù)全部用整數(shù)，運算到最后再除以一個2的N次方數(shù)據(jù)（相當(dāng)于移位），作類似定點數(shù)運算，可 大大提高運算速度，根據(jù)控制精度的不同要求，當(dāng)精度要求很高時，注意保留移位引起的“余數(shù)”，做好余 數(shù)補償。這個程序只是一般常用pid算法的基本架構(gòu)，沒有包含輸入輸出處理部分。
上傳時間： 2014-12-02
上傳用戶：lixinxiang
UART發(fā)送TX控制電路設(shè)計，以波特率產(chǎn)生器的EnableTX將數(shù)據(jù)DATAO以LOAD信號將其送入發(fā)送緩沖器Tbuff，并令寄存器內(nèi)容已載有數(shù)據(jù)而非空出的標(biāo)志tmpTBufE=0。當(dāng)同步波特率信號來臨時監(jiān)視是否處于tmpTBufE=0（內(nèi)有數(shù)據(jù)）以及tmpTRegE=1（沒有數(shù)據(jù)）。即處于尚未啟動發(fā)送態(tài)則將Tbuff緩沖寄存器 送入傳輸寄存器Treg內(nèi)并令tmpTRegE=0（內(nèi)又送入數(shù)據(jù)），但因Tbuff已轉(zhuǎn)送入緩沖寄存器TregE內(nèi)，為空故令tmpTBufE=1，此tmpTBufE代表緩沖寄存器Tbuff是否為空可再予以送入新的要發(fā)送的數(shù)據(jù)。假如tmpTRegE=0（內(nèi)有數(shù)據(jù)）則便要開始進行數(shù)據(jù)串行傳輸，傳出數(shù)據(jù)為8位，連同啟動信號“0”共需9位的發(fā)送計數(shù)，以BitCnt作計數(shù)。當(dāng)BitCnt=0計數(shù)器便開始遞加計數(shù)字節(jié)，同時令起始信號為0，送入TxD輸出端輸出。而計數(shù)器為1-8時都將TReg的最低位Treg(0)輸出到TxD端，并令Treg[]作算術(shù)右移運算，依次將Treg[]的D7-D0通過D0移到TxD端輸出，直到第9位時停止移位，并將停止位TxD=0發(fā)送而結(jié)束一個8位數(shù)據(jù)的發(fā)送。
標(biāo)簽： UART 發(fā)送 控制 電路設(shè)計
上傳時間： 2016-06-23
上傳用戶：kristycreasy
CRC校驗碼算法，采取矩陣移位算法，網(wǎng)絡(luò)通訊中經(jīng)常使用。
上傳時間： 2016-07-03
上傳用戶：dragonhaixm
EDA實驗--UART串口實驗：UART 主要有由數(shù)據(jù)總線接口、控制邏輯、波特率發(fā)生器、發(fā)送部分和接收部分等組成。UART 發(fā)送器 --- 發(fā)送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數(shù)據(jù)位（假定數(shù)據(jù)位為8位）、1位校驗位（可選）、1位停止位。 UART 接收器 --- 串行數(shù)據(jù)幀和接收時鐘是異步的，發(fā)送來的數(shù)據(jù)由邏輯1 變?yōu)檫壿? 可以視為一個數(shù)據(jù)幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數(shù)據(jù)，移位輸入接收移位寄存器rsr，最后輸出數(shù)據(jù)dout。還要輸出一個數(shù)據(jù)接收標(biāo)志信號標(biāo)志數(shù)據(jù)接收完。 波特率發(fā)生器 --- UART 的接收和發(fā)送是按照相同的波特率進行收發(fā)的。波特率發(fā)生器產(chǎn)生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數(shù)據(jù)。 --- 根據(jù)給定的晶振時鐘和要求的波特率算出波特率分頻數(shù)。
上傳時間： 2014-01-25
上傳用戶：xsnjzljj
使用verilog作為CPU設(shè)計語言實現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標(biāo)志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數(shù)據(jù)存儲以32位字對準(zhǔn)。采用32位定長指令格式，采用Load/Store結(jié)構(gòu)，ALU指令采用三地址格式。支持有符號和無符號整數(shù)加、減、乘、除運算，并支持浮點數(shù)加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術(shù)右移、循環(huán)右移4種移位運算，支持Load/Store操作，支持地址/立即數(shù)加載操作，支持無條件轉(zhuǎn)移和為0轉(zhuǎn)移、非0轉(zhuǎn)移、無符號>轉(zhuǎn)移、無符號<轉(zhuǎn)移、有符號>轉(zhuǎn)移、有符號<轉(zhuǎn)移等條件轉(zhuǎn)移。
上傳時間： 2013-12-11
上傳用戶：源弋弋
將雙字節(jié)16進制數(shù)轉(zhuǎn)換為可用于數(shù)碼管顯示用的7段碼，直接輸入移位寄存器即可正常顯示。附帶注釋，經(jīng)驗證完全可用。
標(biāo)簽： 雙字 進制數(shù) 轉(zhuǎn)換 數(shù)碼管顯示
上傳時間： 2013-12-03
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
