編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)
編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)...
移相觸發(fā)技術(shù)資料
?? 資源總數(shù)：3996
?? 源代碼：8956
?? 移相觸發(fā)全部資料 (3996個(gè))
XAPP806 -決定DDR反饋時(shí)鐘的最佳DCM相移
This application note describes how to build a system that can be used for determining theoptimal ...
擴(kuò)頻通信芯片STEL-2000A的FPGA實(shí)現(xiàn)
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CI...
Xilinx FPGA全局時(shí)鐘資源的使用方法
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)...
CPLD器件在兩相混合式步進(jìn)電動(dòng)機(jī)驅(qū)動(dòng)器中的應(yīng)用
文章詳細(xì)介紹了一種以Xilinx 公司生產(chǎn)的CPLD 器件XC9536 為核心來產(chǎn)生電機(jī)繞組參考電流, 進(jìn)而實(shí)現(xiàn)具有繞組電流補(bǔ)償功能的兩相混合式步進(jìn)電動(dòng)機(jī)10 細(xì)分和50 細(xì)分運(yùn)行方式的方法。實(shí)踐證明...
基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設(shè)計(jì)
數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描...
基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)描述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA加以實(shí)面。...
一種基于TMS320F2812的軟件鎖相環(huán)實(shí)現(xiàn)方法_劉翔
DSP 實(shí)現(xiàn)軟件鎖相環(huán)...
軟件鎖相環(huán)的設(shè)計(jì)與應(yīng)用_屈強(qiáng)
軟件鎖相環(huán)設(shè)計(jì)相關(guān)資料料...
四相六線步進(jìn)電機(jī)正反轉(zhuǎn)驅(qū)動(dòng)程序
四相六線步進(jìn)電機(jī)正反轉(zhuǎn)驅(qū)動(dòng)程序...