LED日光燈管開關電源設計方案，寬電壓輸入。
上傳時間： 2013-06-05
上傳用戶：lgnf
隨著數字化技術的飛速發展，數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據，視頻通信需要占用更多的帶寬資源，因此為了實現在帶寬受限的條件下的傳輸，視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善，但相對與快速增長的視頻業務而言，網絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統的研究現狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優于全搜索算法，而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數據流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
UBoot源碼分析及在S3C2440的移植過程
上傳時間： 2013-04-24
上傳用戶：CETM008
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
閘流管和雙向可控硅應用的十條黃金原則 中文的，很值得學習
上傳時間： 2013-08-02
上傳用戶：270189020
焊有元件的印制電路板在線測試是印制電路板生產過程中的一個重要環節，關系著整個電子產品的質量。本文在深入研究國內外印制電路板自動測試技術的基礎上，結合當前先進的電子技術，設計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設計的在線測試儀系統包括控制器電路、信號發生電路、信號采集電路、元件測試電路、USB通信電路和開關矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設計并完成了一信號發生電路，可輸出幅值可調的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調的交流信號。 針對數字器件的測試，本文將數字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數字器件的測試原理和方法進行了詳細的描述，在文中給出了相關的硬件測試電路圖。 本設計中，所有測試激勵信號經測試電路后輸出的測試結果都是直流電壓信號，所以本文設計了一通用信號采集電路來完成對測試結果的取樣。本文還設計了開關矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設計，本文采用USB通信方式與上位機進行有效的數據交換，并通過USB接口芯片完成了硬件電路的設計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設計，以協助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統聯調，試驗證明設計達到了項目預定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
一些使用的電路圖欣賞
上傳時間： 2013-06-03
上傳用戶：sowhat
隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態范圍廣，亮度高，壽命長，工作性能穩定而日漸成為顯示媒體中的佼佼者，現已廣泛應用于廣告、證券、交通、信息發布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統，提出了一個系統實現方案，整個系統分三部分組成：DVI解碼電路、發送系統以及接收系統。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數據，經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數據和一些控制信號。發送系統用于將收到的數據流進行緩存，經處理后發送至以太網芯片進行以太網傳輸。接收系統接收以太網上傳來的視頻數據流，經過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數之間的聯系及約束關系。 本課題采用可編程邏輯器件來完成系統功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數據處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
