<rt id="66ieo"></rt>
這個(gè)是BRISTOL大學(xué) 大二的作業(yè). 當(dāng)時(shí)得了90多分所以如果有國外留學(xué)生朋友可以看看.
標(biāo)簽： BRISTOL 大學(xué) 分
上傳時(shí)間： 2015-07-18
上傳用戶：
上傳用戶：gut1234567
歸并排序,算法分析與設(shè)計(jì)第二章分治法思想的歸并排序算法實(shí)現(xiàn),用C++寫的.
標(biāo)簽： 排序 分治法 算法分析 排序算法
上傳用戶：daguda
快速排序,算法分析與設(shè)計(jì)第二章分治法思想的快速排序算法實(shí)現(xiàn).
標(biāo)簽： 快速排序 分治法 算法分析 算法
上傳用戶：franktu
Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。
標(biāo)簽： Verilog HDL 語言 編寫
上傳用戶：yulg
這是本人畢業(yè)設(shè)計(jì)的源碼部分,主要完成了步進(jìn)電機(jī)的智能控制:采用AVR系列單片機(jī)做主空單元,可紅外遙控,其中脈沖分配由CPLD實(shí)現(xiàn).
標(biāo)簽： CPLD AVR 畢業(yè)設(shè)計(jì) 分
上傳時(shí)間： 2015-07-19
簡單的分形算法,主要是是演示康托三分集的形成
標(biāo)簽： 分形 算法 分集
上傳時(shí)間： 2015-07-20
上傳用戶：er1219
vhdl語言寫的基數(shù)分頻器，多平臺(tái)，通過MODESIM仿真
標(biāo)簽： vhdl 語言 分頻器
上傳用戶：541657925
這個(gè)程序是用來構(gòu)造的分形樹的。其中的參數(shù)可以自由甚至。
標(biāo)簽： 程序 分形 樹 參數(shù)
上傳時(shí)間： 2015-07-21
上傳用戶：han_zh
用VerilogHDL編寫的，一個(gè)占空比為50％的6分頻電路
標(biāo)簽： VerilogHDL 編寫
上傳時(shí)間： 2014-01-08
上傳用戶：lixinxiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="m24ka"></li>
