文中對工作在脈沖多普勒體制下的雷達導引頭箔條回波進行了建模,并且分析了箔條回波的時域和頻域特性。基于箔條的整體運動特性,采用非遞歸濾波器法對箔條回波的幅度特性和功率譜特性進行了仿真實現,仿真結果與理論相符。箔條回波模型可用于PD雷達導引頭干擾技術研究領域和PD雷達導引頭抗干擾性能評估。
標簽： 雷達導引頭 建模 仿真
上傳時間： 2013-11-06
上傳用戶：萍水相逢
LTE系統中的分布式空時中繼技術.
標簽： LTE 分布式 中繼技術
上傳時間： 2013-11-18
上傳用戶：gxmm
為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性，首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理，得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S，V)關系特征，然后基于最小二乘估計算法基本原理， 提出了運用MATLAB語言建立PSD的為了正確反映基于光電位置敏感器(PSD)的微位移傳感器的特性，首先介紹了一維光電位置敏感器的工作原理并分析了利用PSD結合光學三角測量法將位移信號轉換成電壓信號的工作原理，得出基于PSD的微位移傳感器被測試件位移量與相關測量電路輸出電壓(S，V)關系特征，然后基于最小二乘估計算法基本原理， 提出了運用MATLAB語言建立PSD的微位移傳感器(S，V)關系特征的數學模型的方法， 給出了建模的程序流程圖以及仿真結果。微位移傳感器(S，V)關系特征的數學模型的方法， 給出了建模的程序流程圖以及仿真結果。
標簽： PSD 微位移傳感器 建模 實現方法
上傳時間： 2014-07-26
上傳用戶：R50974
本書的將應及內容: • "源碼公開的最入王軍寞時操作系統fLC/OS- 1 1 為技心介紹了般人式蠅作系統在侄務侄務的調度和管理任務之間的通倩相同步內存管理等方面的實現陽應用特點 · 語密文字通俗易懂盡量越免了大量喪序摞代碼的剖析講解而代之以揭圖和例題!挺重點突出 · 在"C/05 -11 系統的移植的講解方面盡量雖曹先讀者可能不太熟悉的葉算機硬件系徒從而沖擊，.，片學習的重點而以大多數讀者都比役了'再和熟摩的"'系列單片機為硬件系統.
標簽： COS-II 嵌入式 實時操作系統
上傳時間： 2013-10-29
上傳用戶：wettetw
pcb板圖制作軟件
標簽： pcb 軟件
上傳時間： 2013-11-24
上傳用戶：pioneer_lvbo
Verilog_實現任意占空比、任意分頻的方法
標簽： Verilog 分頻
上傳時間： 2013-11-20
上傳用戶：ccxzzhm
protel99se元件名系表
標簽： protel 99 se 元件
上傳時間： 2013-11-12
上傳用戶：sz_hjbf
電路板故障分析 維修方式介紹 ASA維修技術 ICT維修技術 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經驗及技術不足 無法維修的死板,廢棄可惜 送電中作動態維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預先更換 維修速度及效率無法提升,造成公司負擔,客戶埋怨 投資大量維修設備,操作複雜,績效不彰
標簽： 電路板維修 技術資料
上傳時間： 2013-11-09
上傳用戶：chengxin
EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟，電子設計自動化(EDA)技術在電子產品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想，允許設計人員能夠從系統功能級或電路功能級進行產品或芯片的設計，有利于產品在系統功能上的綜合優化，從而提高了電子設計項目的協作開發效率，降低新產品的研發成本。 近十年來，EDA電路設計技術和工程管理方面的發展主要呈現出兩個趨勢： (1) 電路的集成水平已經進入了深亞微米的階段，其復雜程度以每年58％的幅度迅速增加，芯片設計的抽象層次越來越高，而產品的研發時限卻不斷縮短。 (2) IC芯片的開發過程也日趨復雜。從前期的整體設計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復的驗證和修改，單靠個人力量無法完成。IC芯片的開發已經實行多人分組協作。由此可見，如何提高設計的抽象層次，在較短時間內設計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協作設計下的兼容性和穩定性，已經成為當前EDA工程中最受關注的問題。
標簽： EDA 工程建模 管理方法
上傳時間： 2013-10-15
上傳用戶：shen007yue
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權所有 京ICP備2021023401號-1
