在线成人av观看,伊人开心综合网,国产精品av一区二区三区

空間飛行器

制作MCS-51串行HEX調(diào)試器

0407、制作MCS-51串行HEX調(diào)試器

標(biāo)簽：

上傳時(shí)間： 2014-04-09

上傳用戶：hmj0353
串行數(shù)據(jù)轉(zhuǎn)換器接口

串行數(shù)據(jù)轉(zhuǎn)換器接口，你需要的資源，你指的用歐

標(biāo)簽： 串行數(shù)據(jù) 轉(zhuǎn)換器接口

上傳時(shí)間： 2016-05-19

上傳用戶：胡文俊12
LTC2756 18位乘法串行輸入電流輸出數(shù)模轉(zhuǎn)換器DAC模塊ALTIUM原理圖+PCB文件

LTC2756 18位乘法串行輸入電流輸出數(shù)模轉(zhuǎn)換器DAC模塊ALTIUM原理圖+PCB文件，硬件4層板設(shè)計(jì)，大小為66mmx39mm，ALTIUM設(shè)計(jì)的工程文件，包括完整的原理圖和PCB文件，可以做為你的設(shè)計(jì)參考。原理圖器件列表： Library Component Count : 14 Name Description ---------------------------------------------------------------------------------------------------- AD8397ARDZ Imported Capacitor CAP.,1uF,X74,10V,10%,1206 Header 10X1 2.54 Header, 100mil, 2x1_1Header, 100mil, 2x1, Tin plated, TH Header, 100mil, 3x1 Header, 100mil, 3x1, Tin plated, TH KJDZ-2 快接端子 LT1012 LT1012 LT1360 LT1360 LTC2054_1 LTC2054 LTC2756AIG LTC2756AIG LTC6244 Imported LTC6655 LTC6655 Resistor RES.,1K OHMS,5%,1/16W,0603 SMA-KE CONNECTOR, SHEILDED, END LAUNCH JACK, GOLD PLATED, FOR 0.062 PCB, EDGE MOUNTED

標(biāo)簽： 數(shù)模轉(zhuǎn)換器

上傳時(shí)間： 2021-12-22

上傳用戶：
帶諧波抑制功能的分布式發(fā)電并網(wǎng)逆變器的研究.rar

隨著“節(jié)能環(huán)保”概念的提出，以解決電力緊張，環(huán)境污染等問題為目的的新能源利用方案得到迅速的推廣，使得分布式發(fā)電備受關(guān)注，即將成為世界各國(guó)重要的發(fā)電形式。帶有分布式電源的配電網(wǎng)及電力電子裝置的大量應(yīng)用致使電能質(zhì)量下降，如何將分布式發(fā)電系統(tǒng)的能量回饋至電網(wǎng)的同時(shí)有效改善電能質(zhì)量是一個(gè)重要的問題，因此在分布式發(fā)電系統(tǒng)中起電能變換作用的逆變器成為研究的一個(gè)熱點(diǎn)。本篇主要以電壓型并網(wǎng)逆變器為研究對(duì)象，對(duì)并網(wǎng)逆變器的拓?fù)浣Y(jié)構(gòu)、控制策略、參數(shù)的選擇、并網(wǎng)實(shí)驗(yàn)等方面作出了詳細(xì)的分析和研究。首先根據(jù)帶有分布式發(fā)電的配電網(wǎng)的特點(diǎn)提出一種新的諧波治理思路，即將改善電能質(zhì)量的有源濾波技術(shù)結(jié)合到分布式逆變電源中，設(shè)計(jì)一種新型的多功能并網(wǎng)逆變器。用開關(guān)函數(shù)法建立了并網(wǎng)逆變器小信號(hào)數(shù)學(xué)模型，確定了以PI閉環(huán)調(diào)節(jié)為核心的復(fù)合控制策略，同時(shí)為了使輸出電流控制達(dá)到更好的效果，采用電網(wǎng)電壓前饋補(bǔ)償方法抵消電網(wǎng)電壓擾動(dòng)對(duì)并網(wǎng)電流的影響；基于瞬時(shí)無(wú)功功率的id-iq諧波電流檢測(cè)算法能精確檢測(cè)和分離所需要的有功和諧波分量；基于DSP的軟件鎖相控制算法能實(shí)現(xiàn)并網(wǎng)電流與電網(wǎng)電壓同頻同相。其次對(duì)并網(wǎng)逆變器控制系統(tǒng)的軟硬件進(jìn)行了分塊設(shè)計(jì)：對(duì)逆變系統(tǒng)的A/D轉(zhuǎn)換電路、逆變驅(qū)動(dòng)電路、PWM信號(hào)發(fā)生電路等電路進(jìn)行了詳細(xì)地分析和說明。利用DSP主控芯片TMS320LF2407A內(nèi)部的SCI異步串行通信接口實(shí)現(xiàn)了逆變器的人機(jī)交互功能，利用其內(nèi)嵌的CAN控制模塊實(shí)現(xiàn)了逆變器的并機(jī)通信功能；同時(shí)在TI DSP2000的運(yùn)行環(huán)境下給出控制系統(tǒng)的主程序和周期中斷子程序流程。最后開發(fā)了以功率器件IPM構(gòu)成的三相PWM變流橋主電路的多功能逆變電源實(shí)驗(yàn)平臺(tái)和相關(guān)配套輔助電路，完成了逆變電源的輸出有功功率及消除諧波的實(shí)驗(yàn)并給出了裝置樣機(jī)的實(shí)物圖以及實(shí)驗(yàn)波形圖。驗(yàn)證了逆變器工作原理分析的正確性和系統(tǒng)設(shè)計(jì)思路的可行性。本文所做工作拓寬了帶有分布式發(fā)電的配電網(wǎng)諧波治理的思路，對(duì)推動(dòng)我國(guó)節(jié)能供電、新能源的利用以及改善電網(wǎng)電能質(zhì)量等方面具有一定的理論意義和較強(qiáng)的實(shí)用價(jià)值。

標(biāo)簽： 諧波抑制分布式發(fā)電并網(wǎng)逆變器

上傳時(shí)間： 2013-06-06

上傳用戶：amandacool
一種單相交流斬波變換器的研究.rar

本文致力于可并聯(lián)運(yùn)行的斬控式單相交流斬波變換器的研究。交交變換技術(shù)作為電力電子技術(shù)一個(gè)重要的領(lǐng)域一直得到人們的關(guān)注，但大都將目光投向AC-DC-AC兩級(jí)變換上面。AC/AC直接變換具有單級(jí)變換、功率密度高、拓?fù)渚o湊簡(jiǎn)單、并聯(lián)容易等優(yōu)勢(shì)，并且具有較強(qiáng)擴(kuò)展性，故而在工業(yè)加熱、調(diào)光電源、異步電機(jī)啟動(dòng)、調(diào)速等領(lǐng)域具有重要應(yīng)用。斬控式AC/AC 電壓變換是一種基于自關(guān)斷半導(dǎo)體開關(guān)器件及脈寬調(diào)制控制方式的新型交流調(diào)壓技術(shù)。本文對(duì)全數(shù)字化的斬控式AC/AC 變換做了系統(tǒng)研究，工作內(nèi)容主要有：對(duì)交流斬波電路的拓?fù)浼捌銹WM方式做了詳細(xì)的推導(dǎo)，著重對(duì)不同拓?fù)涞乃绤^(qū)效應(yīng)進(jìn)行了分析，并且推導(dǎo)了不同負(fù)載情況對(duì)電壓控制的影響。重點(diǎn)推導(dǎo)了單相Buck型變換器和Buck-Boost 變換器的拓?fù)淠Ｐ停蜗嘞到y(tǒng)的拓?fù)溟_關(guān)模式推導(dǎo)到三相的情況，然后分別對(duì)單相、三相的情況進(jìn)行了Matlab仿真。建立了單相Buck 型拓?fù)涞拈_關(guān)周期平均意義下的大信號(hào)模型和小信號(hào)模型，指導(dǎo)控制器的設(shè)計(jì)。建立了適合電路工作的基于占空比前饋的電壓瞬時(shí)值環(huán)、電壓平均值環(huán)控制策略。在理論分析和仿真驗(yàn)證的基礎(chǔ)上，建立了一臺(tái)基于TMS320F2808數(shù)字信號(hào)處理器的實(shí)驗(yàn)樣機(jī)，完成樣機(jī)調(diào)試，并完成各項(xiàng)性能指標(biāo)的測(cè)試工作。

標(biāo)簽： 單相交流斬波變換器

上傳時(shí)間： 2013-04-24

上傳用戶：visit8888
基于FPGA的通用異步收發(fā)器的設(shè)計(jì).rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。在具體的設(shè)計(jì)過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。

標(biāo)簽： FPGA 異步收發(fā)器

上傳時(shí)間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的高速串行接口模塊仿真設(shè)計(jì).rar

現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng)，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號(hào)處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。

標(biāo)簽： FPGA 高速串行接口模塊

上傳時(shí)間： 2013-04-24

上傳用戶：戀天使569
基于FPGA的絕對(duì)式光電編碼器通信接口研究.rar

高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。

標(biāo)簽： FPGA 光電編碼器通信接口

上傳時(shí)間： 2013-07-11

上傳用戶：snowkiss2014
基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA SCI 串行通信接口

上傳時(shí)間： 2013-04-24

上傳用戶：竺羽翎2222
TMS320系列DSP與C51單片機(jī)之間一種全新串行通信模式.rar

單片機(jī)與DSP之間通信問題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。

標(biāo)簽： TMS 320 DSP C51

上傳時(shí)間： 2013-07-18

上傳用戶：abc123456.