本資料是關(guān)于單片機(jī)電路設(shè)計(jì)的一些經(jīng)驗(yàn)，希望對(duì)大家有所幫助。。。 前言 MCU發(fā)展趨勢(shì) 未來以及相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)，單片機(jī)應(yīng)用技術(shù)的發(fā)展趨勢(shì)為： 1、全盤CMOS化 CMOS 電路具有眾多的優(yōu)點(diǎn)，如極寬的工作電壓范圍、極佳的本質(zhì)低功耗及功耗管理特征，形成了嵌入式系統(tǒng)獨(dú)特的低功耗及功耗管理應(yīng)用技術(shù)。 2、最大化的SoC設(shè)計(jì) 目前單片機(jī)已逐漸向片上系統(tǒng)發(fā)展，原有的單片機(jī)逐漸發(fā)展成通用型SoC 單片機(jī)(如C8051F 系列)或SoC 的標(biāo)準(zhǔn)IP 內(nèi)核(如DW8051_core)，以及各種專用的SoC 單片機(jī)。 3、以串行方式為主的外圍擴(kuò)展 目前單片機(jī)外圍器件普遍提供了串行擴(kuò)展方式。串行擴(kuò)展具有簡(jiǎn)單、靈活、電路系統(tǒng)簡(jiǎn)單、占用I/O資源少等優(yōu)點(diǎn)，是一種流行的擴(kuò)展方式。 4、8位機(jī)仍有巨大發(fā)展空間 電路常識(shí)性概念(1)-輸入、輸出阻抗 1、輸入阻抗 輸入阻抗是指一個(gè)電路輸入端的等效阻抗。在輸入端上加上一個(gè)電壓源U，測(cè)量輸入端的電流I，則輸入阻抗Rin=U/I。你可以把輸入端想象成一個(gè)電阻的兩端，這個(gè)電阻的阻值，就是輸入阻抗。 輸入阻抗跟一個(gè)普通的電抗元件沒什么兩樣，它反映了對(duì)電流阻礙作用的大小。 對(duì)于電壓驅(qū)動(dòng)的電路，輸入阻抗越大，則對(duì)電壓源的負(fù)載就越輕，因而就越容易驅(qū)動(dòng)，也不會(huì)對(duì)信號(hào)源有影響;而對(duì)于電流驅(qū)動(dòng)型的電路，輸入阻抗越小，則對(duì)電流源的負(fù)載就越輕。因此，我們可以這樣認(rèn)為：如果是用電壓源來驅(qū)動(dòng)的，則輸入阻抗越大越好;如果是用電流源來驅(qū)動(dòng)的，則阻抗越小越好(注：只適合于低頻電路，在高頻電路中，還要考慮阻抗匹配問題。另外如果要獲取最大輸出功率時(shí)，也要考慮阻抗匹配問題。)
標(biāo)簽： 單片機(jī)電路 常識(shí) 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-11-08
上傳用戶：元宵漢堡包
針對(duì)目前使用的RS232接口數(shù)字化B超鍵盤存在PC主機(jī)啟動(dòng)時(shí)不能設(shè)置BIOS，提出一種PS2鍵盤的設(shè)計(jì)方法。基于W78E052D單片機(jī)，采用8通道串行A/D轉(zhuǎn)換器設(shè)計(jì)了8個(gè)TGC電位器信息采集電路，電位器位置信息以鍵盤掃描碼序列形式發(fā)送，正交編碼器信號(hào)通過XC9536XL轉(zhuǎn)換為單片機(jī)可接收的中斷信號(hào)，軟件接收到中斷信息后等效處理成按鍵。結(jié)果表明，在滿足開機(jī)可設(shè)置BIOS同時(shí)，又可實(shí)現(xiàn)超聲特有功能，不需要專門設(shè)計(jì)驅(qū)動(dòng)程序，接口簡(jiǎn)單，成本低。 Abstract: Aiming at the problem of the digital ultrasonic diagnostic imaging system keyboard with RS232 interface currently used couldn?蒺t set the BIOS when the PC boot， this paper proposed a design method of PS2 keyboards. Based on W78E052D microcontroller，designed eight TGC potentiometers information acquisition circuit with 8-channel serial A/D converter， potentiometer position information sent out with keyboard scan code sequentially.The control circuit based on XC9536 CPLD is used for converting the mechanical actions of the encoders into the signals that can be identified by the MCU， software received interrupt information and equivalently treatmented as key. The results show that the BIOS can be set to meet the boot， ultrasound specific functionality can be achieved at the same time， it does not require specially designed driver，the interface is simple and low cost.
標(biāo)簽： 單片機(jī) B超 數(shù)字化 鍵盤設(shè)計(jì)
上傳時(shí)間： 2013-10-10
上傳用戶：asdfasdfd
介紹一種無(wú)極可調(diào)交流電子負(fù)載設(shè)計(jì)的新方法，由ATmega48單片機(jī)輸出PWM波，通過上位機(jī)設(shè)定不同的占空比控制場(chǎng)效應(yīng)管的通斷時(shí)間，即改變流過場(chǎng)效應(yīng)管的平均電流。根據(jù)電流的大小，可以等效為相應(yīng)的負(fù)載，并將采集的電流值顯示在上位機(jī)上。文中對(duì)該系統(tǒng)的軟﹑硬件設(shè)計(jì)思路作了詳細(xì)的分析，闡述了其設(shè)計(jì)原理。 Abstract: A new type electronic load is introduced.Due to ATmega48 microcomputer output PWM wave.The different duty is set ratio through PC to control FET turn-on time.We can equivalent homologous load according the current and display the current at PC.The hardware and software designing are analysed in detail. The principle is explained and the output is also given.
標(biāo)簽： ATmega 48 單片機(jī) 交流電子
上傳時(shí)間： 2013-11-23
上傳用戶：蟲蟲蟲蟲蟲蟲
概述 SC16C550是用于串行數(shù)據(jù)通信的通用異步收發(fā)器（UART）。它的基本功能是將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，反之亦然。UART可處理速率高達(dá)3Mbit/s的串行數(shù)據(jù)。 SC16C550的管腳與ST16C550、TL16C550和PC16C550兼容。上電后的功能等效于16C450。編程控制寄存器可使能SC16C550更多的特性。增加的特性包括：16字節(jié)接收和發(fā)送FIFO，自動(dòng)硬件或軟件流控制和紅外編碼或解碼。在FIFO模式下，通過使用RTS輸出和CTS輸入信號(hào)自動(dòng)控制串行數(shù)據(jù)流，可選的自動(dòng)流控制的特性大大降低了軟件規(guī)模，提高了系統(tǒng)效率。SC16C550也通過FIFO觸發(fā)點(diǎn)和TXRDY和RXRDY信號(hào)來實(shí)現(xiàn)DMA模式數(shù)據(jù)傳輸。片內(nèi)的狀態(tài)寄存器為用戶提供錯(cuò)誤指示，器件的工作狀態(tài)和調(diào)制解調(diào)器接口控制。可通過調(diào)整系統(tǒng)中斷來滿足用戶的要求。內(nèi)部的環(huán)回模式實(shí)現(xiàn)了片內(nèi)的故障診斷。 SC16C550可工作在5V,3.3V和2.5V的電壓下和工業(yè)級(jí)溫度范圍內(nèi)，含有塑料DIP40、PLCC44和LQFP48這三種封裝形式。
上傳時(shí)間： 2013-12-06
上傳用戶：hj_18
該系統(tǒng)以單片機(jī)為控制核心，結(jié)合雙二階環(huán)路濾波器的基本原理，使其同時(shí)具備低通、高通、帶通、帶阻濾波器的功能，利用DAC等效為可變電阻，實(shí)現(xiàn)了濾波器參數(shù)的程控。該系統(tǒng)可通過鍵盤設(shè)置濾波器的種類、截止頻率和Q值，低通、高通濾波器截止頻率以及帶通、帶阻濾波器中心頻率可預(yù)置范圍為100 Hz~50 kHz，Q值范圍為0.5~5。系統(tǒng)采用矩陣鍵盤和LCD液晶顯示，人機(jī)交互界面友好。
標(biāo)簽： 程控濾波器
上傳時(shí)間： 2013-11-29
上傳用戶：ajaxmoon
地彈的形成：芯片內(nèi)部的地和芯片外的PCB地平面之間不可避免的會(huì)有一個(gè)小電感。這個(gè)小電感正是地彈產(chǎn)生的根源，同時(shí)，地彈又是與芯片的負(fù)載情況密切相關(guān)的。下面結(jié)合圖介紹一下地彈現(xiàn)象的形成。 簡(jiǎn)單的構(gòu)造如上圖的一個(gè)小“場(chǎng)景”，芯片A為輸出芯片，芯片B為接收芯片，輸出端和輸入端很近。輸出芯片內(nèi)部的CMOS等輸入單元簡(jiǎn)單的等效為一個(gè)單刀雙擲開關(guān)，RH和RL分別為高電平輸出阻抗和低電平輸出阻抗，均設(shè)為20歐。GNDA為芯片A內(nèi)部的地。GNDPCB為芯片外PCB地平面。由于芯片內(nèi)部的地要通過芯片內(nèi)的引線和管腳才能接到GNDPCB，所以就會(huì)引入一個(gè)小電感LG，假設(shè)這個(gè)值為1nH。CR為接收端管腳電容，這個(gè)值取6pF。這個(gè)信號(hào)的頻率取200MHz。雖然這個(gè)LG和CR都是很小的值，不過，通過后面的計(jì)算我們可以看到它們對(duì)信號(hào)的影響。先假設(shè)A芯片只有一個(gè)輸出腳，現(xiàn)在Q輸出高電平，接收端的CR上積累電荷。當(dāng)Q輸出變?yōu)榈碗娖降臅r(shí)候。CR、RL、LG形成一個(gè)放電回路。自諧振周期約為490ps，頻率為2GHz，Q值約為0.0065。使用EWB建一個(gè)仿真電路。（很老的一個(gè)軟件，很多人已經(jīng)不懈于使用了。不過我個(gè)人比較依賴它，關(guān)鍵是建模，模型參數(shù)建立正確的話仿真結(jié)果還是很可靠的，這個(gè)小軟件幫我發(fā)現(xiàn)和解決過很多實(shí)際模擬電路中遇到的問題。這個(gè)軟件比較小，有比較長(zhǎng)的歷史，也比較成熟，很容易上手。建議電子初入門的同學(xué)還是熟悉一下。）因?yàn)橹魂P(guān)注下降沿，所以簡(jiǎn)單的構(gòu)建下面一個(gè)電路。起初輸出高電平，10納秒后輸出低電平。為方便起見，高電平輸出設(shè)為3.3V，低電平是0V。（實(shí)際200M以上芯片IO電壓會(huì)比較低，多采用1.5－2.5V。）
標(biāo)簽： 分
上傳時(shí)間： 2013-10-17
上傳用戶：zhishenglu
單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語(yǔ)4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場(chǎng)耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場(chǎng)耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號(hào)耦合與傳輸機(jī)理 2.1 數(shù)字信號(hào)與電磁干擾18 2.1.1 數(shù)字信號(hào)的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號(hào)的長(zhǎng)線傳輸36 2.3.1 長(zhǎng)線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號(hào)傳輸過程中的畸變45 2.4.1 信號(hào)傳輸?shù)娜肷浠?5 2.4.2 信號(hào)傳輸?shù)姆瓷浠?6 2.5 信號(hào)傳輸畸變的抑制措施49 2.5.1 最大傳輸線長(zhǎng)度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號(hào)的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號(hào)68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號(hào)81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對(duì)可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場(chǎng)屏蔽88 4.1.2 磁場(chǎng)屏蔽89 4.1.3 電磁場(chǎng)屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無(wú)源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號(hào)線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號(hào)線的選擇與敷設(shè)174 4.8.1 信號(hào)線型式的選擇174 4.8.2 信號(hào)線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號(hào)線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號(hào)噪聲常用硬件措施177 4.10.1 數(shù)字信號(hào)負(fù)傳輸方式178 4.10.2 提高數(shù)字信號(hào)的電壓等級(jí)178 4.10.3 數(shù)字輸入信號(hào)的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動(dòng)干擾的抑制方法181 4.10.6 提高器件的驅(qū)動(dòng)能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動(dòng)器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲(chǔ)器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時(shí)鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時(shí)復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲(chǔ)器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時(shí)器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測(cè)量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號(hào)放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測(cè)量放大器組成原理260 6.2.3 單片集成測(cè)量放大器AD521263 6.2.4 單片集成測(cè)量放大器AD522265 6.2.5 單片集成測(cè)量放大器AD526266 6.2.6 單片集成測(cè)量放大器AD620270 6.2.7 單片集成測(cè)量放大器AD623274 6.2.8 單片集成測(cè)量放大器AD624276 6.2.9 單片集成測(cè)量放大器AD625278 6.2.10 單片集成測(cè)量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵(lì)功能的模塊2B30/2B31305 6.6 模擬信號(hào)隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動(dòng)補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測(cè)量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號(hào)串模干擾的抑制352 6.9.3 輸入信號(hào)共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動(dòng)元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動(dòng)器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動(dòng)接口438 8.2.2 繼電器—接觸器輸出驅(qū)動(dòng)電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動(dòng)電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變?cè)肼暤囊种品椒?42 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變?cè)肼?47 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對(duì)話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動(dòng)方式459 9.3.1 采用限流電阻的驅(qū)動(dòng)方式459 9.3.2 采用LM317的驅(qū)動(dòng)方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動(dòng)方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動(dòng)器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動(dòng)器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動(dòng)態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號(hào)508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識(shí)519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無(wú)觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號(hào)在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號(hào)線的布線原則592 11.4.1 信號(hào)傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動(dòng)布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時(shí)鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測(cè)控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動(dòng)恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯(cuò)616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購(gòu)信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：xdqm
文中基于帶通信號(hào)的低通等效原理,采用數(shù)字希爾伯特濾波器實(shí)現(xiàn)了數(shù)字包絡(luò)檢波器,并在CCS中實(shí)現(xiàn)了軟件調(diào)試。其中,通過使用LinkforCCS和DSP的函數(shù)庫(kù)DSPLIB縮短了程序的開發(fā)時(shí)間,提高了算法的實(shí)現(xiàn)效率。
標(biāo)簽： DSP 數(shù)字 調(diào)幅解調(diào)器 算法
上傳時(shí)間： 2013-10-09
上傳用戶：gaoqinwu
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
多入多出（MIMO）傳輸技術(shù)是第四代移動(dòng)通信系統(tǒng)的關(guān)鍵技術(shù)之一，而小尺寸間隔下天線陣元間的互耦效應(yīng)則是有可能影響MIMO系統(tǒng)性能的一個(gè)重要因素。文中首先研究分析了一種接近實(shí)際電波傳輸環(huán)境的、收發(fā)端皆存在散射體的雙散射MIMO信道傳輸模型，然后將天線互耦效應(yīng)引入此MIMO傳輸系統(tǒng)；接下來通過建立多天線系統(tǒng)等效互耦效應(yīng)網(wǎng)絡(luò)模型，推導(dǎo)了互耦效應(yīng)影響下空間相關(guān)系數(shù)和信道容量表達(dá)式；最后通過計(jì)算機(jī)仿真研究了雙散射環(huán)境下天線陣元互耦對(duì)MIMO系統(tǒng)信道容量的影響。仿真實(shí)驗(yàn)表明：雙散射環(huán)境下，互耦效應(yīng)將降低MIMO系統(tǒng)信道容量。
標(biāo)簽： MIMO 互耦效應(yīng) 散射 信道容量
上傳時(shí)間： 2014-12-29
上傳用戶：leyesome
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
