欧美一区二区网站,外国电影一区二区,福利视频久久

等效

單片機電路常識及設計經驗.rar

　　本資料是關于單片機電路設計的一些經驗，希望對大家有所幫助。。。　　前言 MCU發展趨勢　　未來以及相當長的一段時間內，單片機應用技術的發展趨勢為：　　1、全盤CMOS化　　CMOS 電路具有眾多的優點，如極寬的工作電壓范圍、極佳的本質低功耗及功耗管理特征，形成了嵌入式系統獨特的低功耗及功耗管理應用技術。　　2、最大化的SoC設計　　目前單片機已逐漸向片上系統發展，原有的單片機逐漸發展成通用型SoC 單片機(如C8051F 系列)或SoC 的標準IP 內核(如DW8051_core)，以及各種專用的SoC 單片機。　　3、以串行方式為主的外圍擴展　　目前單片機外圍器件普遍提供了串行擴展方式。串行擴展具有簡單、靈活、電路系統簡單、占用I/O資源少等優點，是一種流行的擴展方式。　　4、8位機仍有巨大發展空間　　電路常識性概念(1)-輸入、輸出阻抗　　1、輸入阻抗　　輸入阻抗是指一個電路輸入端的等效阻抗。在輸入端上加上一個電壓源U，測量輸入端的電流I，則輸入阻抗Rin=U/I。你可以把輸入端想象成一個電阻的兩端，這個電阻的阻值，就是輸入阻抗。　　輸入阻抗跟一個普通的電抗元件沒什么兩樣，它反映了對電流阻礙作用的大小。　　對于電壓驅動的電路，輸入阻抗越大，則對電壓源的負載就越輕，因而就越容易驅動，也不會對信號源有影響;而對于電流驅動型的電路，輸入阻抗越小，則對電流源的負載就越輕。因此，我們可以這樣認為：如果是用電壓源來驅動的，則輸入阻抗越大越好;如果是用電流源來驅動的，則阻抗越小越好(注：只適合于低頻電路，在高頻電路中，還要考慮阻抗匹配問題。另外如果要獲取最大輸出功率時，也要考慮阻抗匹配問題。)

標簽： 單片機電路常識設計經驗

上傳時間： 2013-11-08

上傳用戶：元宵漢堡包
基于單片機的數字化B超鍵盤設計

針對目前使用的RS232接口數字化B超鍵盤存在PC主機啟動時不能設置BIOS，提出一種PS2鍵盤的設計方法。基于W78E052D單片機，采用8通道串行A/D轉換器設計了8個TGC電位器信息采集電路，電位器位置信息以鍵盤掃描碼序列形式發送，正交編碼器信號通過XC9536XL轉換為單片機可接收的中斷信號，軟件接收到中斷信息后等效處理成按鍵。結果表明，在滿足開機可設置BIOS同時，又可實現超聲特有功能，不需要專門設計驅動程序，接口簡單，成本低。 Abstract: Aiming at the problem of the digital ultrasonic diagnostic imaging system keyboard with RS232 interface currently used couldn?蒺t set the BIOS when the PC boot， this paper proposed a design method of PS2 keyboards. Based on W78E052D microcontroller，designed eight TGC potentiometers information acquisition circuit with 8-channel serial A/D converter， potentiometer position information sent out with keyboard scan code sequentially.The control circuit based on XC9536 CPLD is used for converting the mechanical actions of the encoders into the signals that can be identified by the MCU， software received interrupt information and equivalently treatmented as key. The results show that the BIOS can be set to meet the boot， ultrasound specific functionality can be achieved at the same time， it does not require specially designed driver，the interface is simple and low cost.

標簽： 單片機 B超數字化鍵盤設計

上傳時間： 2013-10-10

上傳用戶：asdfasdfd
基于ATmega48單片機的可調交流電子負載的設計

介紹一種無極可調交流電子負載設計的新方法，由ATmega48單片機輸出PWM波，通過上位機設定不同的占空比控制場效應管的通斷時間，即改變流過場效應管的平均電流。根據電流的大小，可以等效為相應的負載，并將采集的電流值顯示在上位機上。文中對該系統的軟﹑硬件設計思路作了詳細的分析，闡述了其設計原理。 Abstract: A new type electronic load is introduced.Due to ATmega48 microcomputer output PWM wave.The different duty is set ratio through PC to control FET turn-on time.We can equivalent homologous load according the current and display the current at PC.The hardware and software designing are analysed in detail. The principle is explained and the output is also given.

標簽： ATmega 48 單片機交流電子

上傳時間： 2013-11-23

上傳用戶：蟲蟲蟲蟲蟲蟲
單片機SC16C550用戶手冊

概述 SC16C550是用于串行數據通信的通用異步收發器（UART）。它的基本功能是將并行數據轉換成串行數據，反之亦然。UART可處理速率高達3Mbit/s的串行數據。 SC16C550的管腳與ST16C550、TL16C550和PC16C550兼容。上電后的功能等效于16C450。編程控制寄存器可使能SC16C550更多的特性。增加的特性包括：16字節接收和發送FIFO，自動硬件或軟件流控制和紅外編碼或解碼。在FIFO模式下，通過使用RTS輸出和CTS輸入信號自動控制串行數據流，可選的自動流控制的特性大大降低了軟件規模，提高了系統效率。SC16C550也通過FIFO觸發點和TXRDY和RXRDY信號來實現DMA模式數據傳輸。片內的狀態寄存器為用戶提供錯誤指示，器件的工作狀態和調制解調器接口控制。可通過調整系統中斷來滿足用戶的要求。內部的環回模式實現了片內的故障診斷。 SC16C550可工作在5V,3.3V和2.5V的電壓下和工業級溫度范圍內，含有塑料DIP40、PLCC44和LQFP48這三種封裝形式。

標簽： C550 16C 550 SC

上傳時間： 2013-12-06

上傳用戶：hj_18
一種程控濾波器的設計

該系統以單片機為控制核心，結合雙二階環路濾波器的基本原理，使其同時具備低通、高通、帶通、帶阻濾波器的功能，利用DAC等效為可變電阻，實現了濾波器參數的程控。該系統可通過鍵盤設置濾波器的種類、截止頻率和Q值，低通、高通濾波器截止頻率以及帶通、帶阻濾波器中心頻率可預置范圍為100 Hz~50 kHz，Q值范圍為0.5~5。系統采用矩陣鍵盤和LCD液晶顯示，人機交互界面友好。

標簽： 程控濾波器

上傳時間： 2013-11-29

上傳用戶：ajaxmoon
同地彈現象的分析和講解

地彈的形成：芯片內部的地和芯片外的PCB地平面之間不可避免的會有一個小電感。這個小電感正是地彈產生的根源，同時，地彈又是與芯片的負載情況密切相關的。下面結合圖介紹一下地彈現象的形成。簡單的構造如上圖的一個小“場景”，芯片A為輸出芯片，芯片B為接收芯片，輸出端和輸入端很近。輸出芯片內部的CMOS等輸入單元簡單的等效為一個單刀雙擲開關，RH和RL分別為高電平輸出阻抗和低電平輸出阻抗，均設為20歐。GNDA為芯片A內部的地。GNDPCB為芯片外PCB地平面。由于芯片內部的地要通過芯片內的引線和管腳才能接到GNDPCB，所以就會引入一個小電感LG，假設這個值為1nH。CR為接收端管腳電容，這個值取6pF。這個信號的頻率取200MHz。雖然這個LG和CR都是很小的值，不過，通過后面的計算我們可以看到它們對信號的影響。先假設A芯片只有一個輸出腳，現在Q輸出高電平，接收端的CR上積累電荷。當Q輸出變為低電平的時候。CR、RL、LG形成一個放電回路。自諧振周期約為490ps，頻率為2GHz，Q值約為0.0065。使用EWB建一個仿真電路。（很老的一個軟件，很多人已經不懈于使用了。不過我個人比較依賴它，關鍵是建模，模型參數建立正確的話仿真結果還是很可靠的，這個小軟件幫我發現和解決過很多實際模擬電路中遇到的問題。這個軟件比較小，有比較長的歷史，也比較成熟，很容易上手。建議電子初入門的同學還是熟悉一下。）因為只關注下降沿，所以簡單的構建下面一個電路。起初輸出高電平，10納秒后輸出低電平。為方便起見，高電平輸出設為3.3V，低電平是0V。（實際200M以上芯片IO電壓會比較低，多采用1.5－2.5V。）

標簽： 分

上傳時間： 2013-10-17

上傳用戶：zhishenglu
單片機應用系統抗干擾技術

單片機應用系統抗干擾技術:第1章電磁干擾控制基礎. 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設計3 1.2.3 電磁兼容性常用術語4 1.2.4 電磁兼容性標準6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數模型9 1.4.2 分布參數模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導耦合14 1.5.2 感應耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠場耦合）15 1.6 單片機應用系統電磁干擾控制的一般方法16 第2章數字信號耦合與傳輸機理 2.1 數字信號與電磁干擾18 2.1.1 數字信號的開關速度與頻譜18 2.1.2 開關暫態電源尖峰電流噪聲22 2.1.3 開關暫態接地反沖噪聲24 2.1.4 高速數字電路的EMI特點25 2.2 導線阻抗與線間耦合27 2.2.1 導體交直流電阻的計算27 2.2.2 導體電感量的計算29 2.2.3 導體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數學描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復性與阻抗匹配44 2.4 數字信號傳輸過程中的畸變45 2.4.1 信號傳輸的入射畸變45 2.4.2 信號傳輸的反射畸變46 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章常用元件的可靠性能與選擇 3.1 元件的選擇與降額設計59 3.1.1 元件的選擇準則59 3.1.2 元件的降額設計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數字集成電路的抗干擾性能78 3.5.4 CMOS數字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章電磁干擾硬件控制技術 4.1 屏蔽技術88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設計要點113 4.2 接地技術114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結構164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結構165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應用168 4.7 信號線間的串擾及抑制169 4.7.1 線間串擾分析169 4.7.2 線間串擾的抑制173 4.8 信號線的選擇與敷設174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導線的阻抗分析175 4.8.4 信號線的敷設176 4.9 漏電干擾的防止措施177 4.10 抑制數字信號噪聲常用硬件措施177 4.10.1 數字信號負傳輸方式178 4.10.2 提高數字信號的電壓等級178 4.10.3 數字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅動能力184 4.11 靜電放電干擾及其抑制184 第5章主機單元配置與抗干擾設計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應用系統186 5.1.2 低功耗單片機最小應用系統187 5.2 總線的可靠性設計191 5.2.1 總線驅動器191 5.2.2 總線的負載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數字輸入端的噪聲抑制194 5.3.3 數字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復位電路設計201 5.6.1 復位電路RC參數的選擇201 5.6.2 復位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復位205 5.7 單片機系統的中斷保護問題205 5.7.1 80C51單片機的中斷機構205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數據掉電保護207 5.8.1 片內RAM數據保護207 5.8.2 利用雙片選的外RAM數據保護207 5.8.3 利用DS1210實現外RAM數據保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術215 5.9.1 由單穩態電路實現看門狗電路216 5.9.2 利用單片機片內定時器實現軟件看門狗217 5.9.3 軟硬件結合的看門狗技術219 5.9.4 單片機內配置看門狗電路221 5.10 微處理器監控器223 5.10.1 微處理器監控器MAX703～709/813L223 5.10.2 微處理器監控器MAX791227 5.10.3 微處理器監控器MAX807231 5.10.4 微處理器監控器MAX690A/MAX692A234 5.10.5 微處理器監控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監控器MAX1691242 5.11 串行E2PROM X25045245 第6章測量單元配置與抗干擾設計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數字電位器及其應用336 6.7.1 非易失性數字電位器x9221336 6.7.2 非易失性數字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉換器芯片提供基準電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設計 7.1 D/A、A/D轉換器的干擾源357 7.2 D/A轉換原理及抗干擾分析358 7.2.1 T型電阻D/A轉換器359 7.2.2 基準電源精度要求361 7.2.3 D/A轉換器的尖峰干擾362 7.3 典型D/A轉換器與單片機接口363 7.3.1 并行12位D/A轉換器AD667363 7.3.2 串行12位D/A轉換器MAX5154370 7.4 D/A轉換器與單片機的光電接口電路377 7.5 A/D轉換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉換器MAX 197394 7.6.3 雙積分式A/D轉換器5G14433399 7.6.4 V/F轉換器AD 652在A/D轉換器中的應用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關配置與抗干擾技術413 7.9 D/A、A/D轉換器的電源、接地與布線416 7.10 精密基準電壓電路與噪聲抑制416 7.10.1 基準電壓電路原理417 7.10.2 引腳可編程精密基準電壓源AD584418 7.10.3 埋入式齊納二極管基準AD588420 7.10.4 低漂移電壓基準MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準電路430 第8章功率接口與抗干擾設計 8.1 功率驅動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發雙向晶閘管驅動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅動接口438 8.2.2 繼電器—接觸器輸出驅動電路439 8.2.3 光電耦合器—晶閘管輸出驅動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負載的接口電路441 8.2.6 單片機與大功率三相負載間的接口電路442 8.3 感性負載電路噪聲的抑制442 8.3.1 交直流感性負載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發的幾種形式445 8.3.3 利用晶閘管抑制感性負載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態繼電器451 8.5.1 固態繼電器的原理和結構451 8.5.2 主要參數與選用452 8.5.3 交流固態繼電器的使用454 第9章人機對話單元配置與抗干擾設計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構造與特點458 9.3 LED的驅動方式459 9.3.1 采用限流電阻的驅動方式459 9.3.2 采用LM317的驅動方式460 9.3.3 串聯二極管壓降驅動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅動器ICM 7218B463 9.4.2 串行LED顯示驅動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態顯示接口的抗干擾502 9.5.2 LED動態顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術508 9.6.1 并行打印機標準接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設計510 9.6.4 提高數據傳輸可靠性的措施512 第10章供電電源的配置與抗干擾設計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯型直流穩壓電源配置與抗干擾556 10.7.3 集成穩壓器使用中的保護557 10.8 開關電源干擾的抑制措施559 10.8.1 開關噪聲的分類559 10.8.2 開關電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關消除瞬態干擾設計方案564 第11章印制電路板的抗干擾設計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標準與電性能571 11.1.4 覆銅板的主要特點和應用583 11.2 印制板布線設計基礎585 11.2.1 印制板導線的阻抗計算585 11.2.2 PCB布線結構和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設計590 11.3.1 降低接地阻抗的設計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串擾控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結構與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復處理程序613 12.4.1 上電標志設定614 12.4.2 RAM中數據冗余保護與糾錯616 12.4.3 軟件復位與中斷激活標志617 12.4.4 程序失控后恢復運行的方法618 12.5 數字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關量輸入/輸出軟件抗干擾設計629 12.7.1 開關量輸入軟件抗干擾措施629 12.7.2 開關量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄電磁兼容器件選購信息632

標簽： 單片機應用系統抗干擾技術

上傳時間： 2013-10-20

上傳用戶：xdqm
數字常規調幅解調器的DSP算法及實現

文中基于帶通信號的低通等效原理,采用數字希爾伯特濾波器實現了數字包絡檢波器,并在CCS中實現了軟件調試。其中,通過使用LinkforCCS和DSP的函數庫DSPLIB縮短了程序的開發時間,提高了算法的實現效率。

標簽： DSP 數字調幅解調器算法

上傳時間： 2013-10-09

上傳用戶：gaoqinwu
基于FPGA的相關干涉儀算法的研究與實現

提出一種利用FPGA實現相關干涉儀測向算法的方法，給出了測向系統的結構和組成框圖，并詳細介紹了FPGA內部模塊的劃分及設計流程，最后結合實際設計出一種實現方案，并討論了該方案在寬帶測向中較原有實現方式的優勢。為了使算法更適于FPGA實現，提出了一種新的相位樣本選取方法，并仿真驗證了該方法與傳統方法的等效性。

標簽： FPGA 干涉儀法的研究

上傳時間： 2013-11-11

上傳用戶：1142895891
互耦效應對雙散射MIMO系統信道容量影響研究

多入多出（MIMO）傳輸技術是第四代移動通信系統的關鍵技術之一，而小尺寸間隔下天線陣元間的互耦效應則是有可能影響MIMO系統性能的一個重要因素。文中首先研究分析了一種接近實際電波傳輸環境的、收發端皆存在散射體的雙散射MIMO信道傳輸模型，然后將天線互耦效應引入此MIMO傳輸系統；接下來通過建立多天線系統等效互耦效應網絡模型，推導了互耦效應影響下空間相關系數和信道容量表達式；最后通過計算機仿真研究了雙散射環境下天線陣元互耦對MIMO系統信道容量的影響。仿真實驗表明：雙散射環境下，互耦效應將降低MIMO系統信道容量。

標簽： MIMO 互耦效應散射信道容量

上傳時間： 2014-12-29

上傳用戶：leyesome