ALLEGRO15.X學習與的用（上）
標簽： ALLEGRO 15
上傳時間： 2013-06-28
上傳用戶：003030
ALLEGRO15.X學習與的用（下）
上傳用戶：1136815862
用FPGA實現(xiàn)FFT的算法分析,硬件介紹!
標簽： FPGA FFT 算法分析
上傳時間： 2013-08-05
上傳用戶：qq1604324866
用FPGA cyclone控制AD9280后，將結(jié)果用LED的明暗來表示，8位數(shù)據(jù)分兩次顯示。
標簽： cyclone FPGA 9280 AD
上傳用戶：ajaxmoon
用CPU配置Altera公司的FPGA，簡單明了，通俗易懂。
標簽： Altera FPGA CPU
上傳時間： 2013-08-06
上傳用戶：cjl42111
用FPGA實現(xiàn)三電平PWM發(fā)生器的完整資料
標簽： FPGA PWM 三電平 發(fā)生器
上傳用戶：DXM35
這是用FPGA實現(xiàn)的設(shè)計兩人擲骰子比較點大小的游戲，里面有詳細的程序源碼及分析，希望有些幫助
標簽： FPGA 比較
上傳用戶：lili123
用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計
標簽： VHDL FPGA FIR 語言
上傳時間： 2013-08-07
上傳用戶：ukuk
一個用cpld實現(xiàn)的數(shù)控系統(tǒng)硬件直線插補器的簡單方案
標簽： cpld 數(shù)控系統(tǒng) 硬件 直線
上傳用戶：klin3139
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實現(xiàn)了不同時鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點，使得整個系統(tǒng)可靠性高和抗干擾能力強，系統(tǒng)可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴充性。
標簽： FIFO GRAY RAM 適配
上傳時間： 2013-08-08
上傳用戶：13817753084
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
