高質(zhì)量C語(yǔ)言編程指南(林銳)軟件質(zhì)量是被大多數(shù)程序員掛在嘴上而不是放在心上的東西！ 除了完全外行和真正的編程高手外，初讀本書，你最先的感受將是驚慌：“哇！我 以前捏造的C++/C 程序怎么會(huì)有那么多的毛病？”
標(biāo)簽： 高質(zhì)量 C語(yǔ)言 編程指南 程序員
上傳時(shí)間： 2017-06-09
上傳用戶：731140412
利用89s51去寫結(jié)構(gòu)化keil-C 4x4鍵盤掃描+LCD螢?zāi)伙@示 HW01:四則運(yùn)算+時(shí)鍾顯示 HW02:頻率偵測(cè)器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)
上傳時(shí)間： 2014-11-22
上傳用戶：zycidjl
用一個(gè)C語(yǔ)言來測(cè)試4X4按鍵功能是否正常工作
上傳時(shí)間： 2017-07-25
上傳用戶：宋桃子
德州儀器新款DSP TMS320C2834X 晶片 SCI 自動(dòng) BAUD 偵測(cè)程式設(shè)計(jì).
標(biāo)簽： 2834X C2834 2834 320C
上傳時(shí)間： 2013-12-01
上傳用戶：ayfeixiao
嵌入式外中斷c語(yǔ)言代碼，有需要的可以參考！
上傳時(shí)間： 2022-03-11
上傳用戶：
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
對(duì)於集成電路而言，汽車是一種苛刻的使用環(huán)境，這裡，引擎罩下的工作溫度範(fàn)圍可寬達(dá) -40°C 至 125°C，而且，在電池電壓總線上出現(xiàn)大瞬變偏移也是預(yù)料之中的事
標(biāo)簽： 集成 電流檢測(cè) 保護(hù) 汽車系統(tǒng)
上傳時(shí)間： 2013-11-20
上傳用戶：zhaiye
摘要:本文主要結(jié)合51單片機(jī)系統(tǒng)的硬件資源特點(diǎn)，從指針結(jié)構(gòu)聲明，對(duì)于不同存儲(chǔ)區(qū)(片內(nèi)、片外數(shù)據(jù)存儲(chǔ)區(qū)和程序存儲(chǔ)區(qū))的指針尋址的實(shí)現(xiàn)等方面闡述了單片機(jī)C語(yǔ)言才勻針的應(yīng)用。關(guān)鍵詞：?jiǎn)纹瑱C(jī)C語(yǔ)言 指針
上傳時(shí)間： 2013-10-09
上傳用戶：libenshu01
C語(yǔ)言編程基礎(chǔ)：1. 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。 2. 如果將一個(gè)16位二進(jìn)數(shù)賦給一個(gè)8位的字節(jié)變量，則自動(dòng)截?cái)酁榈?位，而丟掉高8位。 3. ++var表示對(duì)變量var先增一；var—表示對(duì)變量后減一。 4. x |= 0x0f;表示為 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。 6. While( 1 ); 表示無限執(zhí)行該語(yǔ)句，即死循環(huán)。語(yǔ)句后的分號(hào)表示空循環(huán)體，也就是{;} 在某引腳輸出高電平的編程方法：（比如P1.3（PIN4）引腳）1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P1.3 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P1_3 = 1; //給P1_3賦值1，引腳P1.3就能輸出高電平VCC 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 注意：P0的每個(gè)引腳要輸出高電平時(shí)，必須外接上拉電阻（如4K7）至VCC電源。在某引腳輸出低電平的編程方法：（比如P2.7引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P2.7 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. P2_7 = 0; //給P2_7賦值0，引腳P2.7就能輸出低電平GND 5. While( 1 ); //死循環(huán)，相當(dāng) LOOP: goto LOOP; 6. } 在某引腳輸出方波編程方法：（比如P3.1引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機(jī)內(nèi)部資源的符號(hào)化定義，其中包含P3.1 2. void main( void ) //void 表示沒有輸入?yún)?shù)，也沒有函數(shù)返值，這入單片機(jī)運(yùn)行的復(fù)位入口 3. { 4. While( 1 ) //非零表示真，如果為真則執(zhí)行下面循環(huán)體的語(yǔ)句 5. { 6. P3_1 = 1; //給P3_1賦值1，引腳P3.1就能輸出高電平VCC 7. P3_1 = 0; //給P3_1賦值0，引腳P3.1就能輸出低電平GND 8. } //由于一直為真，所以不斷輸出高、低、高、低……，從而形成方波 9. } 將某引腳的輸入電平取反后，從另一個(gè)引腳輸出：（ 比如 P0.4 = NOT( P1.1) ）
標(biāo)簽： 51單片機(jī)C語(yǔ)言 編程實(shí)例
上傳時(shí)間： 2013-11-02
上傳用戶：zengduo
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
