CCS的安裝與CCS操作
標(biāo)簽： CCS 操作
上傳時(shí)間： 2013-07-08
上傳用戶：ligong
異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳時(shí)間： 2013-08-08
上傳用戶：13817753084
主要實(shí)現(xiàn)FPGA和總線模式下的通信可以實(shí)現(xiàn)8051對(duì)FPGA的讀寫操作
標(biāo)簽： FPGA 8051 讀寫操作 總線
上傳時(shí)間： 2013-08-09
上傳用戶：chendawei
FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
標(biāo)簽： FPGA 雙向端口
上傳用戶：fdfadfs
通過VHDL語言進(jìn)行數(shù)字信號(hào)處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，
標(biāo)簽： VHDL FIR 語言 數(shù)字信號(hào)處理
上傳時(shí)間： 2013-08-11
上傳用戶：gundan
FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
標(biāo)簽： Verilog FPGA 開發(fā)板 代碼
上傳時(shí)間： 2013-08-15
上傳用戶：copu
:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
主要介紹了ＦＰＧＡ設(shè)計(jì)的基本原則、基本設(shè)計(jì)思想、基本操作技巧、常用模塊。
標(biāo)簽： 設(shè)計(jì)思想 基本操作 模塊
上傳用戶：lanwei
基于 MAXII 的CPLD 對(duì)mobil dram 的讀寫操作，內(nèi)帶源碼和測(cè)試激勵(lì)文件
標(biāo)簽： MAXII mobil CPLD dram
上傳時(shí)間： 2013-08-22
上傳用戶：luopoguixiong
基于MAXII CPLD的對(duì)1602字符型液晶進(jìn)行讀寫操作，其中使用了一個(gè)CFI的IP核
標(biāo)簽： MAXII CPLD 1602 字符型液晶
上傳時(shí)間： 2013-08-23
上傳用戶：yeling1919
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
