1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標準化的硬件單元連接構成硬件平臺，通過軟件加載實現(xiàn)各種無線通信功能。端到端重配置技術是在軟件無線電的基礎上發(fā)展起來的，該技術使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構，實現(xiàn)聯(lián)合無線資源管理和網絡規(guī)劃。端到端重配置技術已經成為軟件無線電的發(fā)展趨勢。 寬帶無線接入(BWA，BroadbandWirelessAccess)是當前通信界研究的熱點之一，而WiMax和WiFi是BWA中最熱門的兩個技術，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設計了基于其物理層標準的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復用技術(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標準，結合Altera公司提供的FPGA開發(fā)工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設計。該設計中，對FPGA進行重新配置，實現(xiàn)了802.16-2004與802.11a兩種技術的完全重配置；通過選擇不同的參數(shù)來調用不同子模塊，實現(xiàn)802.16-2004與802.11a內部不同調制技術的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運算，有利于FPGA實現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導序列的符號同步算法，在FPGA中實現(xiàn)。最后使用開發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標。
標簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：branblackson
隨著嵌入式技術和網絡技術的發(fā)展，通過嵌入Web服務器來管理和控制設備成為嵌入式設備管理的一種發(fā)展趨勢。越來越多的嵌入式系統(tǒng)將Web服務器引入其中，可方便有效地管理這些掛接在網絡上的嵌入式設備，用戶可以使用瀏覽器通過互聯(lián)網來控制它們。本文所設計的嵌入式Web服務器就是基于HTTP協(xié)議和TCP／IP協(xié)議上的一種界面友好的Web服務器。 本文首先介紹了嵌入式Web系統(tǒng)的基本概念、歷史和發(fā)展狀況，同時闡述了設計及實現(xiàn)嵌入式Web服務器的關鍵技術和相關的理論基礎。然后介紹了本系統(tǒng)的軟硬件開發(fā)平臺及其建立：選擇了一款具有優(yōu)秀網絡性能并且開源的操作系統(tǒng)—uClinux，為其在宿主機上搭建開發(fā)和編譯環(huán)境，并介紹了如何進行內核配置；確定使用以S3C44BOX為處理器的開發(fā)平臺為系統(tǒng)硬件平臺，并提出了嵌入式Web服務器的實現(xiàn)方案。本系統(tǒng)在boa服務器的基礎上實現(xiàn)了動態(tài)Web技術，完成了真正的人機交互功能，用戶可以通過Web瀏覽器監(jiān)控嵌入式設備。為了實現(xiàn)用戶對嵌入式產品數(shù)據進行更有效的管理，在基于ARM的嵌入式Web服務器中內嵌一小型數(shù)據庫sqlite，用戶能夠借此在嵌入式產品中方便地插入、刪除或修改數(shù)據，在服務器端應用程序中調用數(shù)據庫提供的API函數(shù)完成服務器對數(shù)據庫的訪問與更新，進一步擴展嵌入式Web服務器的功能。為了使所設計的嵌入式Web服務器能動態(tài)保存少量的數(shù)據，本文對uClinux系統(tǒng)進行了適當?shù)母膭樱瑢崿F(xiàn)了一個可讀寫的文件系統(tǒng)，使JFFS2文件系統(tǒng)在嵌入式Web服務器中得到應用。文章最后將該嵌入式Web服務器應用于智能家居管理，給出了智能家居管理數(shù)據庫的設計及實現(xiàn)，并探討了該嵌入式Web服務器潛在的應用前景。
標簽： uClinux ARM Web 嵌入式
上傳時間： 2013-07-29
上傳用戶：shuiyuehen1987
電力標準DL/T 448-2000：電能計量裝置技術管理規(guī)程，本標準規(guī)定了電能計量裝置管理的內容、方法及技術要求。
標簽： 2000 448 DL 電能計量
上傳時間： 2013-04-24
上傳用戶：wendy15
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉換的控制，對16種狀態(tài)機的轉換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結構來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態(tài)控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅動能力更加強大。
標簽： FPGA 可配置 端口 電路
上傳時間： 2013-06-03
上傳用戶：aa54
由于遙感器的空間分辨力的限制以及自然界地物的復雜性，混合像元普遍存在于遙感圖像中，為了提高遙感應用的精度，就必須解決混合像元的分解問題。而端元提取，則是光譜解混合的重要組成部分。然而，高光譜圖像巨大的數(shù)據量和...
標簽： FPGA 高光譜圖像
上傳時間： 2013-06-07
上傳用戶：維子哥哥
第一章 概述 1.1 AVR 單片機GCC 開發(fā)概述 1.2 一個簡單的例子 1.3 用MAKEFILE 管理項目 1.4 開發(fā)環(huán)境的配置 1.5 實驗板CA-M8 第二章 存儲器操作編程 2.1 AVR 單片機存儲器組織結構 2.2 I/O 寄存器操作 2.3 SRAM 內變量的使用 2.4 在程序中訪問FLASH 程序存儲器 2.5 EEPROM 數(shù)據存儲器操作 2.6 avr-gcc 段結構與再定位 2.7 外部RAM 存儲器操作 2.8 堆應用 第三章 GCC C 編譯器的使用 3.1 編譯基礎 3.2 生成靜態(tài)連接庫 第四章 AVR 功能模塊應用實驗 4.1 中斷服務程序 4.2 定時器/計數(shù)器應用 4.3 看門狗應用 4.4 UART 應用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉換模塊編程 4.8 數(shù)碼管顯示程序設計 4.9 鍵盤程序設計 4.10 蜂鳴器控制 第五章 使用C 語言標準I/O 流調試程序 5.1 avr-libc 標準I/O 流描述 5.2 利用標準I/0 流調試程序 5.3 最小化的格式化的打印函數(shù) 第六章 CA-M8 上實現(xiàn)AT89S52 編程器的實現(xiàn) 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡介 6.4 下位機程序設計 第七章 硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實時時鐘DS1307 7.3 兩個Mega8 間的TWI 通信 第八章 BootLoader 功能應用 8.1 BootLoader 功能介紹 8.2 avr-libc 對BootLoader 的支持 8.3 BootLoader 應用實例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 匯編語言支持 9.1 C 代碼中內聯(lián)匯編程序 9.2 獨立的匯編語言支持 9.3 C 與匯編混合編程 第十章 C++語言支持
標簽： AVR GCC 單片機 程序設計
上傳時間： 2013-08-01
上傳用戶：飛翔的胸毛
目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過程簡介 3 §1.1.1 硬件開發(fā)的基本過程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責與基本技能 4 §1.2.1 硬件工程師職責 4 §1.2.1 硬件工程師基本素質與技術 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關的流程文件介紹 11 §3.3.1 項目立項流程： 11 §3.3.2 項目實施管理流程： 12 §3.3.3 軟件開發(fā)流程： 12 §3.3.4 系統(tǒng)測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內部驗收流程 13 第三章 硬件EMC設計規(guī)范 13 第一節(jié) CAD輔助設計 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產品性能和技術參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用： 22 §3.2.3 EPLD產品性能和技術參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語音 33 第三節(jié) 常用的接口及總線設計 42 §3.3.1 接口標準： 42 §3.3.2 串口設計： 43 §3.3.3 并口設計及總線設計： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標準接口聯(lián)接方法 45 §3.3.6 RS－485標準接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設計指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標準電路 49 §3.4.5 高速時鐘線設計 50 §3.4.6 接口驅動及支持芯片 51 §3.4.7 復位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調試端口設計及常用儀器 53 第五節(jié) 邏輯電平設計與轉換 54 §3.5.1 TTL、ECL、PECL、CMOS標準 54 §3.5.2 TTL、ECL、MOS互連與電平轉換 66 第六節(jié) 母板設計指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設計 70 §3.6.3 總線阻抗匹配、總線驅動與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設計 88 §3.8.1 接地設計 88 §3.8.2 電源設計 91 第九節(jié) 時鐘、同步與時鐘分配 95 §3.9.1 時鐘信號的作用 95 §3.9.2 時鐘原理、性能指標、測試 102 第十節(jié) DSP技術 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點與應用 109 §3.10.3 TMS320 C54X DSP硬件結構 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標準 120 第一節(jié) 國際標準化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標準 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標準 125 §4.2.4 V系列標準 125 §4.2.5 TIA/EIA 系列接口標準 128 §4.2.5 CCITT X系列建議 130 參考文獻 132 第五章 物料選型與申購 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購流程 144 第六節(jié) 接觸供應商須知 145 第七節(jié) MRPII及BOM基礎和使用 146
標簽： 硬件工程師
上傳時間： 2013-05-28
上傳用戶：pscsmon
TcpIp使用方法 在服務端運行tcp.exe, 在另一臺與之在同一network的客戶端上運行tcplnk.exe, 規(guī)定相同的port, 在服務端上begin, 在客戶端上輸入服務器的IP地址，connect, 客戶端上編輯框中的字符便可send到客戶端的編輯框中。
標簽： TCP IP 服務端 程序
上傳用戶：asdfasdfd
·MPEG4網絡視頻服務器客戶端圖象監(jiān)控軟件,可以實現(xiàn)4分割顯示文件列表: DvsUser .......\AviManager.cpp .......\AviManager.h .......\BlockSock.cpp .......\BlockSock.h .......\ConfigPage1.cpp &nb
標簽： MPEG4 網絡視頻 服務器 圖象
上傳時間： 2013-07-03
上傳用戶：nunnzhy
2005年上海市高校學生嵌入式系統(tǒng)創(chuàng)新設計競賽獲獎作品，論文摘要：本文所介紹的小區(qū)停車場智能收費管理系統(tǒng)是基于RFID技術而設計的。整個系統(tǒng)主要由一臺PC機、值班室Reader（讀卡器）模塊、小區(qū)入口處Reader模塊、小區(qū)出口處Reader模塊以及相應的外圍控制電路組成。重點闡述了一種小區(qū)停車場智能收費系統(tǒng)的解決方案，提出了一種受控的RFID標簽的設計方法，設計了 PCB板的 RF天線及大尺寸的銅管天線，同時討論分析了多個Reader和PC機聯(lián)機通信的方式。
標簽： RFID 停車場 收費 管理系統(tǒng)
上傳時間： 2013-05-20
上傳用戶：tianyi223
蟲蟲下載站版權所有 京ICP備2021023401號-1
