dsp下載器cpld程序\r\n感興趣的朋友可以下來
標(biāo)簽： cpld dsp 下載器 程序
上傳時(shí)間： 2013-09-02
上傳用戶：tedo811
JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)
標(biāo)簽： JPEG 2000 fpga 分
上傳時(shí)間： 2013-09-03
上傳用戶：牛布牛
本人編寫的FPGA光電編碼器輸入模塊,沒有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價(jià)值.
標(biāo)簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標(biāo)簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
JTAG CPLD實(shí)現(xiàn)源代碼，比用簡單并口調(diào)試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調(diào)試bootloader的時(shí)候，簡直難以忍受。最近沒什么事情，于是補(bǔ)習(xí)了幾天vhdl，用cpld實(shí)現(xiàn)了一個(gè)快速的jtag轉(zhuǎn)換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時(shí)5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。\r\n
標(biāo)簽： JTAG CPLD 源代碼
上傳用戶：LANCE
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
JTAG仿真器CPLD
標(biāo)簽： JTAG CPLD 仿真器
上傳時(shí)間： 2013-09-05
上傳用戶：xuanjie
利用FPGA實(shí)現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
標(biāo)簽： FPGA 可編程 采樣
上傳時(shí)間： 2013-09-06
上傳用戶：z754970244
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
