TCP-IP編程基礎——超時、多路復用、非阻塞
標簽： TCP-IP 編程 多路復用 阻塞
上傳時間： 2015-06-30
上傳用戶：banyou
這個是單片機多路數據采集的控制程序。并可以同時多路輸出。
標簽： 單片機 多路數據采集 控制 多路輸出
上傳時間： 2015-07-01
上傳用戶：yxgi5
S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數轉換器（ADC），它是一個逐次逼近型 的 ADC，內部結構中包括模擬輸入多路復用器，自動調零比較器，時鐘產生器，10 位逐次 逼近寄存器（SAR），輸出寄存器如下圖所示。這個 ADC 還提供可編程選擇的睡眠模式， 以節省功耗。
標簽： S3C44B0X ADC 10 模擬信號
上傳時間： 2014-11-23
上傳用戶：zhangyi99104144
這是用MCUAT89C2051控制切換芯片MT8816,8路輸入,16路輸出的視頻切換源程序
標簽： MCUAT C2051 2051 8816
上傳時間： 2015-07-02
上傳用戶：bcjtao
二路插入排序：可將輸入的一組數據按二路插入排序。操作簡便，易于實現其功能。
標簽： 排序 輸入 數據 操作
上傳時間： 2015-07-04
上傳用戶：kelimu
MCS-96單片機中斷控制下的多道I_O程序。該程序完成4路采樣，并在HSO線上給出相應PWM輸出，P2.5上給出另一個PWM輸出。
標簽： MCS I_O 程序 96
上傳用戶：qiao8960
帶加權的尋路算法演示(DELPHI源碼) 關于A*尋路算法的代碼在網上有很多，但用DELPHI的比較少，本人花了一天時間找到這個，代碼和界面都比較精煉，于是在關鍵處作了中文注釋，但愿對朋友們有用。
標簽： DELPHI 算法 加權 代碼
上傳時間： 2014-01-01
上傳用戶：han_zh
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
K條路 算法 計算最短路徑 CVC8
標簽： CVC8 算法 最短路徑 計算
上傳時間： 2015-07-19
上傳用戶：ma1301115706
一個用VerilogHDL語言編寫的多路解復用器
標簽： VerilogHDL 語言 編寫 多路
上傳時間： 2013-12-16
上傳用戶：yph853211
蟲蟲下載站版權所有 京ICP備2021023401號-1
